[发明专利]双重图形化形成方法在审
| 申请号： | 201410403328.8 | 申请日： | 2014-08-15 |
| 公开（公告）号： | CN104157553A | 公开（公告）日： | 2014-11-19 |
| 发明（设计）人： | 雷通;周海锋 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/027 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 双重 图形 形成 方法 | ||
1.一种双重图形化形成方法，其特征在于包括：
第一步骤，在晶圆衬底表面依次布置待刻蚀层、硬掩模层以及第一光刻胶层，并且通过第一次光刻形成图案光刻胶层的第一光刻胶图案；
第二步骤，生长保护膜以覆盖第一光刻胶图案和暴露出来的硬掩模层；
第三步骤，在保护膜布置第二光刻胶层，并对第二光刻胶层执行第二次光刻以在保护膜上形成第二光刻胶图案；
第四步骤，执行干法刻蚀，将第一光刻胶图案和第二光刻胶图案进行转移到待刻蚀层，以得到待刻蚀层的图案。
2.根据权利要求1所述的双重图形化形成方法，其特征在于，待刻蚀层的图案包括与第一光刻胶图案对应的第一图案和与第二光刻胶图案对应的第二图案。
3.根据权利要求1或2所述的双重图形化形成方法，其特征在于，所述待刻蚀层是用于形成多晶硅栅极的多晶硅层。
4.根据权利要求1或2所述的双重图形化形成方法，其特征在于，第二步骤利用原子层沉积的方式生长保护膜。
5.根据权利要求1或2所述的双重图形化形成方法，其特征在于，所述保护膜是氧化硅和/或氮化硅。
6.根据权利要求1或2所述的双重图形化形成方法，其特征在于，第二步骤利用工艺温度在100℃以下的等离子体增强型原子层沉积所述保护膜。
7.根据权利要求1或2所述的双重图形化形成方法，其特征在于，保护膜的厚度为10-30A。
8.根据权利要求1或2所述的双重图形化形成方法，其特征在于，第一光刻胶图案的尺寸等于最终期望尺寸减去两倍保护膜厚度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410403328.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：去胶机
- 下一篇：改善多孔低介电常数材料垂直均匀性的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
