[发明专利]一种用于提高RS485总线数据传输可靠性的使能信号控制电路

说明书

技术领域

本发明涉及一种用于提高RS485总线数据传输可靠性的使能信号控制电路，属于通信技术领域。

背景技术

RS485总线是半双工的通信标准。当一条总线连接多个站点时，任一时间只能有一个处于发送的状态，其他均处于接收的状态；如果大于一个点处于发送状态，将会引起总线冲突，接收点不能正确的接收数据。所以在这样的通信网络中，控制好每个点的发送接收状态显得尤为重要。只有可靠地控制RS485接口芯片的收发使能信号，才能保证数据能及时、可靠的传输。

现有技术中，RS485收发使能信号的控制方法有以下2种：

(1)采用I/O口控制RE/DE

如图1所示，以MAX487为例，发送数据前，I/O口输出高电平使能信号，使该点处于发送状态；数据发送完成后，I/O输出低电平使能信号，使该点处于接收状态。使能信号与数据的时序参见图2。以上电路的优点是使能信号与数据信号的时序完全匹配，使数据可靠传输。但是，此电路存在如下缺点：占用一位I/O资源，总线的利用率较低；当总线上有多个RS485设备时，如果某个设备CPU死机，且IO口保持高电平，则总线将被长期占用，其他设备无法发送数据，使整个总线瘫痪。

(2)采用TXD数据流控制方向

如图3所示，采用每发送一个字符自动转换一次收发方向的方法来控制RS485接口芯片发送/接收使能信号。当发送数据0时，DE/REB＝1,发送使能信号，接收端收到0；当发送数据为1时，DE/REB＝0时，MAX87发送处于禁止状态，A、B为高阻状态，接收端收到1。使能信号与数据的时序图参见图4。但是，此电路存在以下问题：由于三极管8550的开关延时，在发送数据时，在发送数据的起始阶段，数据先发送出去，然后RS485的使能信号才有效，在高速率、大数据包的情况下不能保证数据可靠传输。

发明内容

针对现有技术的不足，本发明所要解决的技术问题在于提供一种用于提高RS485总线数据传输可靠性的使能信号控制电路。

为实现上述发明目的，本发明采用下述的技术方案：

一种用于提高RS485总线数据传输可靠性的使能信号控制电路，所述使能信号控制电路由与非门、电阻和电容构成；

所述使能信号控制电路设置在单片机的引脚TXD与RS485接口芯片之间，用于控制所述RS485接口芯片发送/接收使能信号和数据信号。

其中较优地，所述使能信号控制电路由第一与非门、第二与非门、第三与非门、电阻和电容构成；

所述引脚TXD分别与所述第一与非门的输入端1、输入端2相连接，所述第一与非门的输出端3分别与所述第三与非门的输入端8、输入端9相连，所述第三与非门的输出端10与RS485接口芯片的引脚DI相连接；

所述引脚TXD与所述第二与非门的输入端5相连接，所述第二与非门的输入端6通过电阻R1与电源VCC相连，所述第二与非门的输出端4与所述RS485接口芯片的引脚DE/RE相连接；

所述电容跨接在所述第一与非门的输出端3和第二与非门的输入端6之间，并且所述电容的引脚11与第二与非门的输入端6相连。

其中较优地，当不发送数据时，所述引脚TXD为高电平，所述第一与非门的输入端1、输入端2为高电平，输出端3为低电平；所述第二与非门的输入端5、输入端6为高电平，输出端4为低电平；所述RS485接口芯片的引脚/RE工作，引脚DI不接收数据，即发送处于禁止状态，所述RS485接口芯片的引脚A、引脚B为高阻状态，所述引脚DI接收到1；所述电容的引脚11为高电平，引脚12为低电平，所述电容充满电荷。

其中较优地，开始发送数据时，所述引脚TXD由高电平变为低电平，所述第一与非门的输入端1、输入端2为低电平，输出端3为高电平；所述电源VCC会通过所述电阻继续向所述电容充电，所述电容过充电；所述第二与非门的输入端5为低电平，输出端4由低电平变为高电平，向所述RS485接口芯片发送使能信号；所述RS485接口芯片的引脚DE接收所述使能信号工作，所述引脚DI接收到0。

其中较优地，当发送数据完毕，所述引脚TXD上升沿到来时，所述第一与非门U5A输出端3为低电平；所述电容瞬间放电，将所述第二与非门的输入端6拉为低电平，所述第二与非门的输出端4仍为高电平，此时引脚DE保持工作，所述RS485接口芯片的DI引脚保持接收数据状态；