[发明专利]用于具有多个半导体器件层的半导体结构的系统和方法

权利要求书

1.一种具有多个半导体器件层的半导体结构，所述半导体结构包括：

第一半导体器件层，制造在具有应变的第一沟道材料的块状衬底上；

缓冲层，包括在所述第一半导体器件层之上制造的介电材料并且具有毯状顶面；以及

第二半导体器件层，制造在第二衬底上，所述第二衬底包括掩埋氧化物和位于所述掩埋氧化物之上的第二沟道材料，其中，所述掩埋氧化物的底面接合至所述缓冲层的所述毯状顶面，

其中，配合的所述缓冲层和所述掩埋氧化物配置为将应变引入所述第二沟道材料。

2.根据权利要求1所述的具有多个半导体器件层的半导体结构，其中，所述缓冲层适合于消除接合至所述毯状顶面的所述掩埋氧化物对所述第一沟道材料的应力。

3.根据权利要求1所述的具有多个半导体器件层的半导体结构，其中，应变的沟道材料包括具有压缩沟道应变的沟道材料。

4.根据权利要求3所述的具有多个半导体器件层的半导体结构，其中，所述第一半导体器件层包括PMOS晶体管，并且所述第二半导体器件层包括NMOS晶体管。

5.根据权利要求3所述的具有多个半导体器件层的半导体结构，其中，所述块状衬底包括硅(Si)衬底，并且所述第一沟道材料包括由锗(Ge)或硅锗(SiGe)外延形成的沟道材料。

6.根据权利要求1所述的具有多个半导体器件层的半导体结构，其中，应变的沟道材料包括具有拉伸沟道应变的沟道材料。

7.根据权利要求6所述的具有多个半导体器件层的半导体结构，其中，所述第一半导体器件层包括NMOS晶体管，并且所述第二半导体器件层包括PMOS晶体管。

8.根据权利要求6所述的具有多个半导体器件层的半导体结构，还包括：由锗(Ge)或硅锗(SiGe)外延形成的虚拟衬底，并且其中，所述第一沟道材料包括由硅(Si)外延形成的沟道材料。

9.根据权利要求1所述的具有多个半导体器件层的半导体结构，其中，仅在所述第一半导体器件层上制造NMOS和PMOS器件类型中的一种，并且仅在所述第二半导体器件层上制造NMOS和PMOS器件类型中的另一种。

10.一种制造具有多个半导体器件层的半导体结构的方法，所述方法包括：

提供块状衬底；

提供应变的第一沟道材料；

在具有所述应变的第一沟道材料的所述块状衬底上制造第一半导体器件层；

在所述第一半导体器件层之上制造包括介电材料的具有毯状顶面的缓冲层；

将第二衬底的底面接合至所述毯状顶面，其中，所述第二衬底包括掩埋氧化物和位于所述掩埋氧化物之上的第二沟道材料；以及

在所述第二衬底上制造第二半导体器件层，

其中，所述缓冲层和所述掩埋氧化物配合以将应变引入所述第二沟道材料。

11.根据权利要求10所述的制造具有多个半导体器件层的半导体结构的方法，其中，应变的沟道材料包括具有压缩沟道应变的沟道材料。

12.根据权利要求11所述的制造具有多个半导体器件层的半导体结构的方法，其中，所述第一半导体器件层包括PMOS晶体管，并且所述第二半导体器件层包括NMOS晶体管。

13.根据权利要求11所述的制造具有多个半导体器件层的半导体结构的方法，其中，所述块状衬底包括硅(Si)衬底，并且所述第一沟道材料包括由锗(Ge)或硅锗(SiGe)外延形成的沟道材料。

14.根据权利要求10所述的制造具有多个半导体器件层的半导体结构的方法，其中，应变的沟道材料包括具有拉伸沟道应变的沟道材料。