[发明专利]运用于快闪存储器的偏压产生器及其相关控制方法

说明书

一种运用于快闪存储器的偏压产生器及其相关控制方法。该快闪存储器的偏压电压产生器，产生一控制电压以及一源极线电压至一存储器阵列，该偏压电压产生器包括：一参考电压产生电路，接收一编程信号或者一抹除信号并据以产生一参考电压，其中，当该参考电压产生电路接收该编程信号时，该参考电压具备一正温度系数；以及当该参考电压产生电路接收该抹除信号时，该参考电压具备一负温度系数；以及，一电压转换电路，接收该参考电压并据以转换为该控制电压以及该源极线电压，其中该电压转换电路将该参考电压提高一第一倍率后成为该源极线电压，以及该电压转换电路将该参考电压提高一第二倍率后成为该控制电压。

技术领域

本发明涉及一种运用于快闪存储器的相关电路与方法，且特别涉及一种运用于快闪存储器的偏压产生器及其相关控制方法。

背景技术

众所周知，快闪存储器是属于一种非易失性存储器。当电源消失之后，存储在快闪存储器中的数据不会消失。因此，广泛地运用于电子产品中。

基本上，快闪存储器的存储器阵列(memory array)中包括多个记忆胞(memorycell)，每个记忆胞中皆包含一浮动栅晶体管(floating gate transistor)。

在进行编程操作(program action)时，可选择性地将热载子(hot carrier)注入(inject)浮动栅(又称之为“浮动闸”或“浮栅”)晶体管中的浮动栅极(floating gate)即完成编程(program,又称之为“程划”)操作。一般来说，当浮动栅极未注入热载子时，其为第一存储状态(例如状态“1”)；反之，当浮动栅极注入热载子时，其为第二存储状态(例如状态“0”)。

另外，当浮动栅极被注入热载子后，浮动栅晶体管的临限电压(thresholdvoltage)也会跟着变化。因此，于读取操作时，根据浮动栅晶体管的临限电压即可得知记忆胞的存储状态。

再者，在进行抹除操作(erase action)时，将浮动栅极中的热载子移出(reject)浮动栅晶体管，即完成抹除操作。

请参照图1A，其所绘示为快闪存储器的一个记忆胞的示意图。记忆胞11包括选择晶体管Pa与浮动栅晶体管Ma。该二个晶体管皆为p通道金属氧化物半导体晶体管，且二个晶体管的体端子(body)连接至一体电压(body voltage，VBB)，例如6.5V。

选择晶体管Pa的源极为一源极线(source line)，接收一源极线电压(sourceline voltage，VSL)，栅极耦接于选择电压(select voltage)Vzwl；浮动栅晶体管Ma的源极连接至选择晶体管Pa的漏极，栅极接收一控制电压(control voltage)Vzcl，漏极为字线(bit line，BL)。

请参照图1B，其所绘示为快闪存储器的相关电压示意图。在编程操作(PGM)时，选择电压Vzwl为0V代表此选择晶体管Pa已被选定而导通，源极线电压VSL为5V，控制电压Vzcl为6V，位线BL接收0V，体电压VBB为6.5V。此时，编程电流由源极线流向位线BL。当编程电流通过浮动栅晶体管Ma的通道(channel)时，热载子即被注入浮动栅极中，而完成编程操作。

再者，在抹除操作(ERS)时，选择电压Vzwl为0V代表此选择晶体管Pa已被选定而导通，源极线电压VSL为6.5V，控制电压Vzcl为-6.5V，位线BL为浮接(floating)，体电压VBB为6.5V。此时，浮动栅晶体管Ma的栅极与体端子之间相差13V，可使得热载子由浮动栅极移出至体端子，而完成抹除操作。

由以上的说明可知，当快闪存储器进行编程操作或者抹除操作时，需要提供较高的正电压(或者较低的负电压)。而这些电压需要由偏压电压产生器(bias voltagegenerator)所产生。