[发明专利]摄像装置

说明书

技术领域

本发明涉及摄像装置，更具体而言涉及摄像装置的列电路的信号保持单元的布局。

背景技术

在诸如CMOS区域传感器芯片等之类的摄像装置中，必须在实现小像素大小和高性能的同时实现高信号噪声(S/N)比。为了实现高S/N比，日本专利公开No.2009-224524公开了一种技术，其中噪声信号模拟存储器和图像信号模拟存储器被布置成与列信号线延伸的方向平行。

发明内容

列电路需要被布置在宽度等于像素节距(pitch)或者像素节距的整数倍的区域内。然而，在从像素除了读出图像信号还读出聚焦信号的情况下，列电路的大小往往会变大，这可能会使得难以将列电路布置在设定的区域内。因此，本发明提供一种适当地布局列电路的技术。

在本发明的一方面中，一种摄像装置包括多个像素单元，每个像素单元包括多个光电转换元件、被配置为放大由多个光电转换元件生成的信号的放大晶体管以及被配置为复位由多个光电转换元件生成的信号的复位晶体管。该摄像装置包括：噪声信号保持单元，被配置为保持从像素单元输出的噪声信号；第一信号保持单元，被配置为保持从像素单元输出的且基于由N个光电转换元件生成的信号的第一光信号，其中N是等于或大于1的整数；以及第二信号保持单元，被配置为保持从像素单元输出的且基于由M个光电转换元件生成的信号的第二光信号，其中M是等于或大于2并且大于N的整数，其中，在从由第二信号保持单元保持并输出的第二光信号中减去由噪声信号保持单元保持并输出的噪声信号的噪声减法处理中实现的共模噪声抑制比(rejection ratio)大于在从由第一信号保持单元保持并输出的第一光信号中减去由噪声信号保持单元保持并输出的噪声信号的噪声减法处理中实现的共模噪声抑制比。

通过以下参考附图对示范性实施例的描述，本发明的更多特征将变得清楚。

附图说明

图1是示出根据第一实施例的摄像装置的平面布局的示意图。

图2是根据第一实施例的摄像装置的等效电路图。

图3是与根据第一实施例的摄像装置相关联的定时图。

图4是示出根据第二实施例的摄像装置的平面布局的示意图。

图5是示出根据第三实施例的摄像装置的平面布局的示意图。

具体实施方式

首先，下面描述本发明的一般方面。

根据本发明的一方面的摄像装置包括多个像素单元，每个像素单元包括多个光电转换元件、被配置为放大由多个光电转换元件生成的信号的放大晶体管、以及被配置为复位由多个光电转换元件生成的信号的复位晶体管。图2示出一个示例，其中像素单元PU被排列成包括2行3列从而形成像素区域10的矩阵。

作为示例，每个像素单元包括两个光电转换元件(Da和Db)。以上述方式配置的每个像素单元输出噪声信号、基于由两个光电转换元件之一生成的信号的第一光信号、以及基于由两个光电转换元件生成的信号的第二光信号。例如，可以采用被配置为以上述方式输出信号的摄像装置来执行图像感测平面中的相位差焦点检测。

在像素单元之后的级(stage)，布置了如下的电路：该电路包括被配置为保持噪声信号的噪声信号保持单元，被配置为保持第一光信号的第一信号保持单元以及被配置为保持第二光信号的第二信号保持单元。在图2中，第一信号保持单元由CTSa表示，噪声信号保持单元由CTN表示，并且第二信号保持单元由CTS表示。

在此配置中，由后级(following-stage)的电路执行减法处理以从由第一信号保持单元保持的第一光信号中减去由噪声信号保持单元保持的噪声信号。结果，获得第一减法信号。另外，后级的电路执行减法处理以从由第二信号保持单元保持的第二光信号中减去由噪声信号保持单元保持的噪声信号。结果，获得第二减法信号。上述后级电路可布置在摄像装置之中或者摄像装置之外。

本实施例的一特征在于第二减法信号具有比第一减法信号的共模噪声抑制比更大的共模噪声抑制比。

在本发明的该方面中，配置并不限于在摄像装置内执行减法处理，而是可将满足上述噪声抑制比的信号提供到与摄像装置相连接的外部电路并且可由该外部电路来执行减法处理。