[发明专利]具有共享PODE的标准集成电路单元的泄漏预估的系统和方法

权利要求书

1.一种制造使用邻接单元的集成电路的方法，所述邻接单元具有共享的氧化物限定区边缘上多晶硅(PODE)，所述方法包括以下步骤：

在多个不同单元中模拟单元间漏电流，所述多个不同单元中的每一个均邻接另一个单元并且具有共享的邻近的氧化物限定(OD)区和所述共享的氧化物限定区边缘上多晶硅；以及

基于所述单元间漏电流来验证所述集成电路的预定可接受功耗。

2.根据权利要求1所述的制造使用邻接单元的集成电路的方法，还包括：

选择与所述多个不同单元相对应的一个或者多个电路仿真模型。

3.根据权利要求2所述的制造使用邻接单元的集成电路的方法，还包括：

表征所述多个不同单元的所述单元间漏电流。

4.根据权利要求3所述的制造使用邻接单元的集成电路的方法，其中，所述表征的步骤包括：仿真氧化物限定区宽度与电压阈值的不同组合。

5.根据权利要求4所述的制造使用邻接单元的集成电路的方法，其中，所述表征的步骤包括：仿真伪功率单元。

6.根据权利要求4所述的制造使用邻接单元的集成电路的方法，其中，所述表征的步骤包括：仿真伪非功率单元。

7.根据权利要求3所述的制造使用邻接单元的集成电路的方法，还包括：

将用于所述多个不同单元的所述单元间漏电流填入2D查找表中。

8.根据权利要求7所述的制造使用邻接单元的集成电路的方法，还包括：

从自动布局布线(APR)工具中检索单元邻接信息。

9.一种产生具有邻接单元的集成电路设计的方法，所述邻接单元具有共享的氧化物限定区边缘上多晶硅(PODE)，所述方法包括以下步骤：

在多个不同单元中模拟单元间漏电流，所述多个不同单元中的每一个都邻接另一个单元并且具有共享的邻近的氧化物限定(OD)区和所述共享的氧化物限定区边缘上多晶硅；以及

基于所述单元间漏电流来仿真所述集成电路设计的静态功耗。

10.根据权利要求9所述的产生具有邻接单元的集成电路设计的方法，还包括：

从预定的一组电路仿真模型中选择与所述多个不同单元相对应的一个或多个电路仿真模型。

11.根据权利要求10所述的产生具有邻接单元的集成电路设计的方法，还包括：

表征所述多个不同单元的所述单元间漏电流。

12.根据权利要求11所述的产生具有邻接单元的集成电路设计的方法，其中，所述表征的步骤包括：仿真在所述预定的一组电路仿真模型中出现的氧化物限定区宽度和电压阈值的不同组合。

13.根据权利要求12所述的产生具有邻接单元的集成电路设计的方法，其中，所述表征的步骤包括：仿真伪功率单元。

14.根据权利要求12所述的产生具有邻接单元的集成电路设计的方法，其中，所述表征的步骤包括：仿真伪非功率单元。

15.根据权利要求11所述的产生具有邻接单元的集成电路设计的方法，还包括：

将在所述预定的一组仿真模型中出现的所述多个不同单元的所述单元间漏电流填入2D查找表中。

16.根据权利要求15所述的产生具有邻接单元的集成电路设计的方法，还包括：

从自动布线布局(APR)工具中检索单元邻接信息。

17.一种在具有编程处理器的计算机上执行的集成电路验证系统，所述系统包括：

邻接单元的多个单元间漏电流模型，在所述邻接单元之间具有共享的邻近的氧化物限定(OD)区和共享的氧化物限制区边缘上多晶硅(PODE)，所述多个单元间漏电流模型与单元邻接信息结合以导出预估的总静态功耗；以及

静态功率检测器，所述静态功率检测器将所述预估的总静态功耗与所述集成电路的预定可接受功耗进行比较。

18.根据权利要求17所述的在具有编程处理器的计算机上执行的集成电路验证系统，其中，所述多个单元间漏电流模型包括从一个或多个电路仿真模型预估的单元间漏电流。