[发明专利]基于FPGA的过程层报文过滤及带宽控制方法

权利要求书

1.基于FPGA的过程层报文过滤及带宽控制方法，其特征在于，包括如下步骤：

1）报文过滤模块对链路层上的报文解析，找出待过滤报文中包含的目的地址，将待过滤报文的目的地址与预设的报文参数配置表比较，若目的地址在配置表中，则进入步骤2），反之丢弃报文；

2）判断待过滤报文的类型，若判断后的报文类型在预设的报文参数配置表中，则进入步骤3），反之丢弃报文；

3）判断待过滤报文的ID，若判断后的ID在预设的报文参数配置表中，则进入步骤4），反之丢弃报文；所述的ID为指定的字符串或对从指定位移位置开始的指定长度的字符串的计算结果；

4）判断待过滤报文的CRC值，若待过滤的报文的CRC值与CRC寄存器预存的CRC值相同，则丢弃报文；若不相同，则保存报文至数据缓冲区内，同时带宽计数器加1，统计单位时间片内实际接收的报文数，过程层的处理器从数据缓冲区内读取并处理该报文；

其中，所述的报文参数配置表预设允许接收的报文的目的地址、报文类型及ID；在步骤4）中，若待过滤的报文的CRC值与CRC寄存器预存的CRC值相比是新的，则将新的CRC值存入CRC寄存器中；

在步骤4）中，对一定时间内的连续且相同的报文，第一帧报文的CRC值与CRC寄存器预存的CRC值不同，报文过滤和带宽控制模块接收第一帧报文，保存到数据缓冲区内供处理器处理，并用第一帧报文的CRC值更新CRC寄存器；之后的相同的报文具有与CRC寄存器相同的CRC值，被报文过滤和带宽控制模块滤除，同时通过定时器记录连续相同报文的持续时间，当持续时间达到预设时间后，清零CRC寄存器。

2.根据权利要求1所述的基于FPGA的过程层报文过滤及带宽控制方法，其特征在于，由过程层的处理器接收并处理报文前，还包括以下步骤：

预设各种可接收报文允许的带宽，在指定时间内用带宽计数器记录报文过滤模块接收的某一类报文的数量，达到指定数量时，停止这类报文的接收，直至下一个时间片；若某一类报文的数量累加后仍未达到指定数量，则报文过滤模块持续接收报文。

3.根据权利要求2所述的基于FPGA的过程层报文过滤及带宽控制方法，其特征在于，通过带宽定时器对某一类报文的单位时间片内的接收数量进行限定，达到接收数量后，单位时间片的剩余时间内对该类报文拒收，在下一个时间片重新开放接收报文。

4.根据权利要求2所述的基于FPGA的过程层报文过滤及带宽控制方法，其特征在于，对优先级高的报文设置的带宽比优先级低的报文设置的带宽大。