[发明专利]一种半导体器件及其制作方法和电子装置

说明书

本发明提供一种半导体器件及其制作方法和电子装置，包括：提供半导体衬底，所述半导体衬底包括图案密集区和图案稀疏区；在所述图案稀疏区形成有第一栅极结构，在所述图案密集区形成有第二栅极结构；在所述第一栅极结构和所述第二栅极结构上形成刻蚀停止层；在所述刻蚀停止层和所述半导体衬底上形成层间介电层；执行第一化学机械研磨，停止于所述第一栅极结构上方的刻蚀停止层表面上；执行第二化学机械研磨，停止于所述第二栅极结构上方的刻蚀停止层表面上；执行第三化学机械研磨，以完全去除所述刻蚀停止层。根据本发明的方法，有效避免在特殊图案区栅极结构上氮化硅的残留，同时研磨后层间介电层的表面平坦均匀性好，提高了器件的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。

目前多晶硅栅极结构之间层间介电层的制作方法，包括以下步骤：首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上形成有栅极结构101，在半导体衬底100和栅极结构101上沉积形成氮化硅刻蚀停止层102，在氮化硅刻蚀停止层102上沉积氧化物层间介电层103；如图1B所示，执行第一化学机械研磨，停止于氮化硅刻蚀停止层102上，以平坦化氧化物层间介电层103；如图1C所示，执行第二化学机械研磨，以去除栅极结构101顶面上的氮化硅层。然而，当半导体器件尺寸降到28nm或以下时，在执行上述两步化学机械研磨时，会出现氮化硅残留、层间介电层表面碟形凹陷和均匀性差的问题。

因此，有必要提出一种新的半导体器件的制作方法，以解决现有技术的不足。

发明内容

针对现有技术的不足，本发明实施例一提供一种半导体器件的制作方法，包括：

提供半导体衬底，所述半导体衬底包括图案密集区和图案稀疏区；

在所述图案稀疏区形成有第一栅极结构，在所述图案密集区形成有第二栅极结构；

在所述第一栅极结构和所述第二栅极结构上形成刻蚀停止层；

在所述刻蚀停止层和所述半导体衬底上形成层间介电层；

执行第一化学机械研磨，停止于所述第一栅极结构上方的刻蚀停止层表面上；

执行第二化学机械研磨，停止于所述第二栅极结构上方的刻蚀停止层表面上；

执行第三化学机械研磨，以完全去除所述刻蚀停止层。

进一步，所述刻蚀停止层为氮化硅层，所述层间介电层为氧化物层。

进一步，所述第一栅极结构和所述第二栅极结构的材料为多晶硅。

进一步，采用具有所述层间介电层材料对所述刻蚀停止层材料的高选择比的研磨液执行所述第一化学机械研磨。

进一步，所述高选择比大于等于50:1。

进一步，采用具有所述层间介电层材料对所述刻蚀停止层材料相同或相近的选择比的研磨液执行所述第二化学机械研磨。

进一步，所述相同或相近的选择比为0.9:1～1.2:1。

进一步，使用对所述刻蚀停止层材料具有高选择比的研磨液进行所述第三化学机械研磨。

进一步，在进行所述第三化学机械研磨时，刻蚀停止层/层间介电层的选择比为1.8:1～2.5:1，刻蚀停止层/第一栅极结构和第二栅极结构的选择比大于等于5:1。