[发明专利]可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法

说明书

技术领域

本发明涉及灰度图像处理技术领域，尤其涉及一种用于灰度图像处理的可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法。

背景技术

灰度形态学运算在图像处理和分析、计算机视觉、模式识别、视频分割等领域应用广泛。基于灰度形态学运算的图像处理算法方法简单、易实现，而且计算速度快，非常适合于嵌入式系统的使用。

当前已有的用于灰度形态学运算运算的嵌入式硬件系统主要有以下两类：ASIC和可重构运算阵列。这两类电路都有其不可避免的缺陷。ASIC设计的电路其灵活性和可扩展性非常差。可重构运算阵列在进行图像处理时，效率低、速度慢，很难对大分辨率的图像信号进行实时处理；而且这种结构控制复杂，不利广泛使用。

可以看出目前的技术在对大分辨率灰度图像进行处理时，不能同时满足性能和灵活性的要求。这就需要一个在进行灰度形态学运算中具有可重构特性的能够对图像进行实时处理的可重构灰度形态学图像处理器。

发明内容

本发明的目的在于提供一种可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法，能够灵活的实现多种灰度形态学运算，结构简单规则，处理速度快，能够对大分辨率的灰度图像进行实时处理。

为了达到上述目的，本发明采用以下技术方案予以实现：

一种灰度运算电路，包括若干多输入最大最小值运算单元、与多输入最大最小值运算单元连接的输入控制逻辑单元、与多输入最大最小值运算单元连接的整数运算单元；其中多输入最大最小值运算单元的输入为输入控制逻辑单元的输出；整数运算单元的输入为多输入最大最小值运算单元的输出；多输入最大最小值运算单元完成多输入的最大或最小值运算；整数运算单元完成2输入最大值运算、2输入最小值运算、加法、减法、取补、移位和直通中一种或多种运算；所述输入控制逻辑单元包括若干多路选择器、若干行存和若干寄存器；其中多路选择器选择当前行和行存的输入、选择行存输出到寄存器中、选择输出给多输入最大最小值运算单元的数据；行存保存灰度图像；寄存器保存行存串行输入的灰度图像数据，将图像数据以图像块输入到多输入最大最小值运算单元。

优选的，所述若干多输入最大最小值运算单元包括第一5×5运算单元和第二5×5运算单元；第一5×5运算单元包括5个第一5输入最大最小值运算电路，5个第一寄存器，第二5输入最大最小值运算电路；5个第一5输入最大最小值运算电路的输出端连接对应的5个第一寄存器的输入端，5个第一寄存器的输出端连接第二5输入最大最小值运算电路的输入端；第二5输入最大最小值运算电路的输出端连接整数运算单元的输入端；

第二5×5运算单元包括5个第一5输入最大最小值运算电路，5个第一寄存器，第二5输入最大最小值运算电路；5个第一5输入最大最小值运算电路的输出端连接对应的5个第一寄存器的输入端，5个第一寄存器的输出端连接第二5输入最大最小值运算电路的输入端；第二5输入最大最小值运算电路的输出端连接整数运算单元的输入端。

可重构灰度形态学图像处理器，包括总线接口、与总线接口连接的处理器输入控制模块、与总线接口连接的输出控制模块、将处理器输入控制模块与输出控制模块连接的可重构灰度图像运算模块、配置寄存器组和控制逻辑单元；所述配置寄存器组与总线接口、可重构灰度图像运算模块和输出控制模块连接；所述控制逻辑单元与配置寄存器组、总线接口、可重构灰度图像运算模块和处理器输入控制模块连接；

所述的处理器输入控制模块确定输入灰度图像的源；该处理器输入控制模块完成输入数据的选择和数据格式的转换；

所述的可重构灰度图像运算模块，包括数据转换单元和若干个串联的灰度运算电路，该数据转换单元和若干个串联的灰度运算电路串联；完成灰度图像的形态学运算；

所述的输出控制模块选择数据输出；同时完成计算结果的数据转换，将8位的图像运算结果数据转换为符合总线宽度的32位数据；

所述的控制逻辑单元读取配置寄存器组中的配置信息，对可重构灰度图像运算模块进行配置，控制其运算过程；对处理器输入控制模块和输出控制模块以及总线接口进行控制；在运算过程中或结束时发送中断请求完成与外部系统的交互；

所述的总线接口连接外部总线，完成可重构灰度形态学图像处理器与外部的数据交换。

优选的，处理器输入控制模块支持对输入灰度图像的减采样，将通过总线接口读入的数据完成32位-8位转换。

优选的，若干个串联的灰度运算电路包括4个灰度运算电路，实现两路并行或多级串行的灰度运算；