[发明专利]互连结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其是涉及一种互连结构的形成方法。

背景技术

在半导体工艺的后段制程(BEOL，Back-End-Of-Line)中，形成互连结构的最后顶层金属之后，在顶层金属上形成钝化层和保护钝化层的保护层(通常为聚酰亚胺)，在钝化层和保护层中形成露出顶层金属的通孔，以在封装过程中在通孔中形成与顶层金属接触的金属线，使得互连结构与外部电路电连接，或者使晶圆电测所使用的探针能够与顶层金属电连接，以实现晶圆电测。

传统方法中，需要对钝化层和保护层分别进行一次光刻，以形成所述通孔，两次光刻的成本较高，耗时较长。为了降低成本和提高效率，现有一种技术中保护层的材料为类似光阻性质的材料，形成通孔时直接对保护层曝光显影，在保护层中形成露出钝化层的开口，之后采用保护层当作掩模，对钝化层进行蚀刻，形成通孔。这样可减少一次曝光制程，即减少一道光罩。

图1示出了现有技术一种互连结构形成方法中顶层金属上通孔的电镜图。如图1所示，采用保护层当作掩模，对钝化层进行蚀刻，形成通孔之后，保护层与钝化层的侧壁存在残留物01(如图1圈中所示)，使得通孔侧壁的形貌变差，容易造成金属线与顶层金属之间接触不好，严重时造成断路。

现有技术中通过晶片去胶(BG tape/de-tape)的方法将残留物01粘走，但是此方法只能去除部分的残留物01，难以得到较为干净的通孔侧壁，并且此方法成本较高。

为此如何去除用于封装工艺的通孔侧壁上的残留物，获得形貌较好的通孔侧壁，成为本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种互连结构的形成方法，以减少通孔侧壁上的残留物。

为解决上述问题，本发明提供一种互连结构的形成方法，包括：

提供衬底，所述衬底中形成有互连层；

在所述衬底上依次形成钝化层和保护层；

图形化所述保护层；

以图形化后的保护层为掩模刻蚀所述钝化层，形成位于所述保护层和所述钝化层中的通孔，所述通孔露出所述互连层；

对所述通孔进行湿法清洗，所述湿法清洗的清洗液含有羟胺。

可选的，所述湿法清洗的清洗液为EKC溶液。

可选的，对所述通孔进行湿法清洗步骤包括：使湿法清洗的时间在0.5到10分钟的范围内。

可选的，所对所述通孔进行湿法清洗步骤包括：使湿法清洗的温度在50到90摄氏度的范围内。

可选的，在所述衬底上依次形成钝化层和保护层的步骤中，所述保护层的材料为聚酰亚胺。

可选的，在所述衬底上依次形成钝化层和保护层的步骤中，所述保护层的厚度在3到15微米的范围内。

可选的，图形化所述保护层的步骤包括：对保护层进行曝光、显影，去掉部分保护层。

可选的，所述钝化层的材料包括氧化硅和氮化硅中的一种或多种。

可选的，在刻蚀所述钝化层的步骤中，刻蚀方法为等离子体刻蚀。

可选的，刻蚀所述钝化层的步骤包括：依次进行主刻蚀和过刻蚀。

与现有技术相比，本发明的技术方案具有以下优点：

在刻蚀钝化层的过刻蚀过程中，在通孔侧壁容易形成大量的聚合物残留，影响侧壁的形貌，对后续测试和封装造成不良影响。本发明采用含有羟胺的清洗液对通孔进行清洗，所述清洗液对所述聚合物残留具有良好的清洗效果，清洗后侧壁形貌良好，有利于在封装工艺中，提高形成于所述通孔中的金属线的可靠性，或在晶圆电测时提高晶圆电测的精度。

附图说明

图1现有技术一种互连结构有形成方法中顶层金属上通孔侧壁的电镜图；

图2至图4是现有技术一种互连结构有形成方法形成的顶层金属上通孔侧壁在刻蚀过程中的电镜图；

图5至图11为本发明互连结构的形成方法的一个实施例的结构示意图；

图12为图5至图11所示实施例中湿法清洗的时间与温度范围与通孔侧壁聚合物残留量的关系图。

图13为图5至图11所示实施例所形成的通孔侧壁的电镜图。

具体实施方式

如背景技术所述，现有技术中，用于封装工艺的通孔侧壁存在残留物，使得通孔中形成的金属线路容易出现断路等缺陷。

结合参考图1所示的现有技术以及图2至图4所示的刻蚀过程中的通孔侧壁的电镜图分析其原因：