[发明专利]一种同步采样解调方法和电路

说明书

技术领域：

本发明应用于13.56MHz非接触读卡器实现卡端负载返回信号的解调或用于近场通信(NFC)被动通信模式(Passive)下的发起者(Initiator)实现目标(Target)返回信号的解调。

背景技术：

在现有技术下，实现上述功能的解调器电路主要包括如下几种：

最常见的二极管包络检波电路利用二极管的非线性来实现调幅信号的解调。当输入电压大于输出电压时，二极管导通，电容充电，输出电压增大，当输入电压小于输出电压时，二极管截止，电容放电，合理设计放电时常数和充电时常数，使输出电压值跟随输入电压的包络进行变化，实现调幅信号的解调。由于二极管电流一电压特性曲线呈现非线性特征，这会造成信号失真；输出信号有较大的波动，对后续滤波电路有较高的要求，尤其当信号频率与载波频率差距较小时，滤波电路的设计难度就会较大。

乘法器同步解调也是一种常用的解调方式，这种方式中，用一个与输入信号同步的周期性开关信号对输入信号进行调制，当输入为正半周期时，开关信号控制电路增益为+1，输入为负半周期时，开关信号控制电路增益为-1，这种方式可被理解为输入信号与一个和载波同频同步的方波信号做乘积。这种方式得到的输出信号为一系列连续的正半周期正弦信号，其频率分量中包含了基带分量以及载波的谐波分量，通过滤波器将高频分量滤除，即可得到低频的基带分量。由于谐波分量的幅度较大，所以当信号频率与载波频率频率差距较小时，滤波器的设计难度也较大。

另一种方法是同步采样解调器电路。在载波的峰值点或附近对载波信号的幅值进行采样，并在一个载波周期内对采样值进行保持。这一方法输出信号波动较小，解决了上述两种解调方式的问题。这一解调方法的关键是如何确定本地采样时钟的相位使采样点在每个时钟周期内都在载波的峰值点或附近，因为采样点越靠近载波的峰值，基带信号的幅度损失就越小。US007907005B2、US005724002A和US4617521各披露了一种同步采样解调器，但上述三种方法使用的采样时钟均为从载波信号中提取，经过整形、及其它处理后得到。上述产生采样时钟的方式一是使电路规模及复杂度增大；二是由于载波信号经过调制，幅度不定，从载波信号中恢复出来的时钟本身相位噪声较大，这样就会造成解调器的输出信号发生失真。

发明内容：

本发明的目的在于定义一种同步采样解调器电路，实现解调的方式是：用与输入调制信号同步的同步采样时钟在输入调制信号载波周期的固定时刻(通常为载波的峰值点或峰值点附近)对输入调制信号进行采样，并在一个载波周期内对采样值进行保持，最终得到输入调制信号的包络；同步采样时钟来源于本地时钟；相位调整模块用于调整同步采样时钟的相位。

同步采样解调器电路包括：第一和第二采样开关4，6，第一和第二采样电容5，7，以及时钟相位调整模块2和非交叠时钟产生模块3。

时钟相位调整模块的时钟输入端口2a与同步采样解调器1的时钟输入端口9相连，控制信号端口2b与同步采样解调器1的输入端口10相连，时钟输出端口2c与非交叠时钟产生模块的时钟输入端口3a相连。时钟输入端口2a输入本地时钟信号OSCCLOCK，其频率为输入调制信号RX的载波频率的2倍。在时钟相位调整模块内部OSCCLOCK经过延时处理，相位被调整，然后通过模块的输出端口2c输出CLOCK_D。相位调整的大小由端口2b输入的控制信号DELAYCON[b：0]控制。

非交叠时钟模块将相位调整后的时钟信号CLOCK_D进行处理，处理后的信号为两路频率与输入调制信号的载波频率相同，占空比约为25％的非交叠时钟SC1和SC2，通过端口3b、3c分别连接到第一采样开关的采样时钟输入端口4b和第二采样开关的采样时钟输入端口6b，当SC1为高电平时第一采样开关闭合，当SC1为低电平时第一采样开关断开，当SC2为高电平时第二采样开关闭合，当SC2为低电平时第二采样开关断开。

第一采样开关的采样信号输入端4a与同步采样解调器1的调制信号输入端口8相连，采样输出连接第一电容的一端和第二采样开关的采样输入端6a，第一电容的另一端与基准电压相连，基准电压为输入调制信号RX的直流电平，它可以是地或某一稳定电压点，第二采样开关6的采样输出6c连接第二电容7的一端和同步采样解调器1的解调输出端11，第二电容的另一端也与上述基准电压相连。

其优点在于，同步采样解调器电路的同步采样时钟源自本地时钟，这样做的好处是：一方面，同步采样时钟的相位噪声较小，解调输出信号不易产生失真；另一方面，不需要从输入调制信号中恢复时钟，不需要时钟恢复电路，从而减小了电路规模。