[发明专利]一种宽带全集成锁相环频率综合器

说明书

技术领域

本发明属于频率综合器领域，具体涉及一种易于全集成的宽带频率锁相环频率综合器。

背景技术

在大规模数字系统中，通常会使用锁相环频率综合器作为时钟源。从外部输入一个低频的时钟信号给锁相环，锁相环产生一个低抖动的高频时钟。锁相环频率综合器的噪声、功耗、面积、输出频率范围以及对外部干扰的免疫能力等是锁相环设计时考虑的主要性能指标。在锁相环频率综合器中基于电荷泵的锁相环应用最为广泛，电荷泵型锁相环中的振荡器可以有以下两种：电容电感谐振腔压控振荡器和环形压控振荡器。在传统的低抖动时钟设计中大部分是基于电容电感谐振腔压控振荡器。然而，电容电感谐振器压控振荡器的频率调谐范围窄，并且使用无源器件电感和电容占用很大的面积。环形压控振荡器容易实现宽带范围调谐，并且占用很小的面积。但是环形压控振荡器的噪声性能差、频率增益大，低功耗低噪声的环形压控振荡器设计对实现低抖动低功耗锁相环至关重要。

锁相环中的环路滤波器是锁相环全集成的一个壁垒，因为环路滤波器中的积分电容会占用很大的芯片面积，因此传统的锁相环设计是将环路滤波器放在芯片外，但是这样会降低锁相环集成度，增加成本。改变锁相环电路结构减小环路滤波器积分电容占用的芯片面积，使整个锁相环集成在一个芯片上，更符合片上系统全集成的发展趋势。

锁相环中要求改变输出频率时需要改变环路中分频器的分频比，导致锁相环中的环路参数发生改变，如阻尼系数，这样影响到锁相环的稳定性、输出频率的噪声性能等，因此保证锁相环在输出频率变化时环路参数不变将直接影响到锁相环的稳定性和性能指标。

发明内容

本发明的目的是提供一种宽带全集成锁相环频率综合器，既能提供宽频带的输出频率，又能减小全集成锁相环频率综合器芯片面积，也能降低输出信号受电源抖动的影响，同时在不同的输出频率下锁相环环路参数基本保持不变，维持锁相环性能基本不变。

为解决上述技术问题，提供一种依照本发明实施方式的宽带全集成锁相环频率综合器，其包括：

鉴频鉴相器，用于比较晶体振荡器的信号F_ref和内部多模分频器反馈回来的信号F_div的频率差和相位差，并输出电压脉冲信号；

第一数控电荷泵和第二数控电荷泵，连接所述的鉴频鉴相器和外部接口SPI模块，第一数控电荷泵输出连接环路滤波器的串联电阻R_Z和并联电容C_P连接节点A，第二数控电荷泵输出连接环路滤波器的串联电阻R_Z和积分电容C_Z连接节点B；第一数控电荷泵和第二数控电荷泵根据鉴频鉴相器输出的电压脉冲输出电流脉冲，第一数控电荷泵和第二数控电荷泵输出电流脉冲相位相反，即第一数控电荷泵输出正电流脉冲时，第二电荷泵输出负电流脉冲，而第一数控电荷泵输出负电流脉冲时，第二电荷泵输出正电流脉冲；

第一数控电荷泵的输出端连接环路滤波器的串联电阻R_Z和并联电容C_P连接节点A，第二数控电荷泵的输出端连接环路滤波器的串联电阻R_Z和积分电容C_Z连接节点B，当第一数控电荷泵向环路滤波器的串联电阻R_Z和并联电容C_P连接节点A充电流时，第二数控电荷泵从环路滤波器的串联电阻R_Z和积分电容C_Z连接节点B抽电流，而当第一数控电荷泵从环路滤波器的串联电阻R_Z和并联电容C_P连接节点A抽电流时，第二数控电荷泵向环路滤波器的串联电阻R_Z和积分电容C_Z连接节点B充电流；

第一数控电荷泵和第二数控电荷泵的数控位端连接外部接口SPI模块的输出端，外部接口SPI模块根据外部输入的分频比控制字改变多模分频器的分频比控制字，输出控制字S0-S3改变第一数控电荷泵、第二数控电荷泵输出电流大小，第一数控电荷泵和第二数控电荷泵输出电流大小的比值不变；

环路滤波器，第一电荷泵电流为Icp，第二电荷泵电流为(1-a)Icp(0<a<1)，则鉴频鉴相器、第一数控电荷泵、第二数控电荷泵、环路滤波器级联的传输函数近似为：为得到与传统锁相环结构中相同的零极点，环路滤波器中的积分电容C_Z为传统环路滤波器中积分电容C_Z的a倍；通过使用双电荷泵结构，减小环路滤波器积分电容所占用的芯片面积，使环路滤波器容易片上集成；