[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，包括：

半导体基板；

第一活性区域以及第二活性区域，由在所述半导体基板上经由绝缘层而形成的半导体层构成，通过贯通所述半导体层以及所述绝缘层的元件分离区域而分别以平面方式被包围；

第一MISFET，形成于所述第一活性区域；

第二MISFET，形成于所述第二活性区域；

第一区域以及第二区域，通过所述元件分离区域而分别以平面方式被包围，并且，除去所述半导体层以及所述绝缘层；

第一导电型的第一半导体区域，以在俯视时包括所述第一活性区域以及所述第一区域的方式形成在所述半导体基板内；

第二半导体区域，以在俯视时包括所述第一活性区域以及所述第一区域的方式形成在所述半导体基板内，该第二半导体区域为所述第一导电型且相比所述第一半导体区域为高杂质浓度；

第二导电型的第三半导体区域，以在俯视时包括所述第二活性区域以及所述第二区域的方式形成在所述半导体基板内，且所述第二导电型不同于所述第一导电型；以及

第四半导体区域，以在俯视时包括所述第二活性区域以及所述第二区域的方式形成在所述半导体基板内，该第四半导体区域为所述第二导电型且相比所述第三半导体区域为高杂质浓度，

所述第二半导体区域内包在所述第一半导体区域中，

所述第二半导体区域的底面比所述第一半导体区域的底面浅，并且，比在俯视时介于所述第一活性区域和所述第一区域之间的部分的所述元件分离区域的底面深，

所述第二半导体区域还向在俯视时介于所述第一活性区域和所述第一区域之间的部分的所述元件分离区域的下方延伸，

所述第四半导体区域内包在所述第三半导体区域中，

所述第四半导体区域的底面比所述第三半导体区域的底面浅，并且，比在俯视时介于所述第二活性区域和所述第二区域之间的部分的所述元件分离区域的底面深，

所述第四半导体区域还向在俯视时介于所述第二活性区域和所述第二区域之间的部分的所述元件分离区域的下方延伸。

2.如权利要求1所述的半导体装置，其中，

所述第一半导体区域和所述第三半导体区域在所述元件分离区域的下方相互相邻，

所述第二半导体区域不与所述第三半导体区域和所述第四半导体区域中的任一个相接，

所述第四半导体区域不与所述第一半导体区域和所述第二半导体区域中的任一个相接。

3.如权利要求2所述的半导体装置，其中，还包括：

所述第一导电型的第五半导体区域，形成为在所述半导体基板内经由所述绝缘层与所述第一活性区域相对，并且比所述元件分离区域的底面以及所述第二半导体区域的底面浅；以及

所述第二导电型的第六半导体区域，形成为在所述半导体基板内经由所述绝缘层与所述第二活性区域相对，并且比所述元件分离区域的底面以及所述第四半导体区域的底面浅，

所述第五半导体区域相比所述第二半导体区域为高杂质浓度，

所述第五半导体区域的底面与所述第二半导体区域相邻，

所述第六半导体区域相比所述第四半导体区域为高杂质浓度，

所述第六半导体区域的底面与所述第四半导体区域相邻。

4.如权利要求3所述的半导体装置，其中，

所述第一MISFET具有在所述第一活性区域上经由第一栅极绝缘膜而形成的第一栅极电极，

所述第二MISFET具有在所述第二活性区域上经由第二栅极绝缘膜而形成的第二栅极电极。

5.如权利要求4所述的半导体装置，其中，

在所述第一区域的所述半导体基板上配置有导电性的第一插头，

在所述第二区域的所述半导体基板上配置有导电性的第二插头。

6.如权利要求5所述的半导体装置，其中，

从所述第一插头经由所述第二半导体区域对所述第五半导体区域提供用于控制所述第一MISFET的阈值电压的电压，

从所述第二插头经由所述第四半导体区域对所述第六半导体区域提供用于控制所述第二MISFET的阈值电压的电压。

7.如权利要求1所述的半导体装置，其中，

所述第一半导体区域的底面比所述元件分离区域的底面深，

所述第三半导体区域的底面比所述元件分离区域的底面深。