[发明专利]具低介电常数绝缘材料的三维存储器装置及其制造方法

权利要求书

1.一种存储器装置，包括：

多个叠层，各该叠层包括交替叠置的多个导电条和多个绝缘条，这些绝缘条中的至少一者包括一绝缘材料，该绝缘材料具有等于或小于3.6的一介电常数；

一导电材料的多个结构，这些结构是正交地排列于这些叠层上；以及

多个存储器元件，位于多个交叉点的多个界面区内，这些交叉点位于这些叠层的侧面以及这些结构之间；

其中，这些绝缘条具有等效氧化层厚度EOT，这些等效氧化层厚度EOT大于其各自的物理厚度。

2.根据权利要求1所述的存储器装置，其中对于这些叠层中的这些绝缘条，这些EOT大于其各自的物理厚度至少10％。

3.根据权利要求1所述的存储器装置，其中该绝缘材料为一群组中的一或多种材料，该群组是由聚甲基硅倍半氧烷(polymethylsilsesquioxane，P-MSQ)、SiLK、氟掺杂氧化物、碳掺杂氧化物、多孔氧化物以及自旋有机聚合介电质(spin-on organic polymericdielectric)所组成。

4.根据权利要求1所述的存储器装置，其中这些叠层具有非简单空间周期(non-simplespatial periods)通过这些叠层内的这些导电条以及这些绝缘条。

5.根据权利要求1所述的存储器装置，其中这些绝缘条中至少一者由该绝缘材料组成，且该绝缘材料具有等于或小于3.6的该介电常数。

6.根据权利要求1所述的存储器装置，包括：

具多个链接元件的一叠层，这些链接元件通过多个绝缘层分离，且连接至这些叠层中各自的这些导电条；以及

多个层间连接器，位于具这些链接元件的该叠层中，这些层间连接器是从一连接器表面延伸至各自的这些链接元件。

7.根据权利要求6所述的存储器装置，包括多个图案化导线线路位于该连接器表面的顶部，且这些图案化导线线路连接至各自的这些层间连接器，这些图案化导线线路包括耦接至多个感测电路的多个全局位线，其中这些叠层中的这些导电条包括用于这些存储器元件的多个通道，而具导电材料的这些结构中有多个结构是排列为多个字线以及多个字符串选择线，这些字符串选择线包括这些存储器元件的多个垂直栅极。

8.根据权利要求6所述的存储器装置，包括多个图案化导线线路位于该连接器表面的顶部，且这些图案化导线线路连接至各自的这些层间连接器并耦接至多个译码电路，其中这些叠层中的这些导电条是排列为多个字线以及多个字符串选择线，这些字符串选择线包括用于这些存储器元件的多个栅极，而具导电材料的这些结构中有多个结构是排列为用于这些存储器元件的多个垂直通道。