[发明专利]半导体器件及其编程方法

说明书

一种半导体器件，包括：电耦接的多个存储器单元，成大体垂直的构型，从半导体衬底起在基本垂直的方向上延伸；外围电路，被配置成编程所述存储器单元；以及控制电路，被配置成：编程从所述多个存储器单元中选出的存储器单元以将电荷俘获在选中的存储器单元中，以及向外围电路发出至少一个命令以管理俘获电荷的至少一部分在与选中的存储器单元相邻的存储器单元之间的分散。

相关申请的交叉引用

本申请要求2014年3月12日提交的申请号为10-2014-0029006和2014年7月2日提交的申请号为10-2014-0082454的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及半导体器件及其编程方法，而更具体而言，涉及一种具有三维(3D)结构的半导体器件及其编程方法。

背景技术

半导体器件通常包括被配置成储存数据的存储器单元阵列、与存储器单元阵列相关联的程序、被配置成执行读取操作和擦除操作的外围电路以及用于控制外围电路的控制电路。

半导体器件的例子包括但不限于二维(2D)半导体器件和三维(3D)半导体器件。在2D半导体器件中，存储器单元以大体平行构型被布置在半导体衬底上。在3D半导体器件中，存储器单元以大体垂直构型被布置在半导体衬底上。

在3D半导体器件中，存储器单元阵列通常包括多个存储块。每个存储块包括相对于半导体衬底以大体垂直构型布置的多个垂直存储串。垂直存储串包括垂直沟道膜。垂直沟道膜被隧穿绝缘膜包围。隧穿绝缘膜被存储器膜包围。存储器膜包括电荷储存膜。电荷储存膜沿着隧穿绝缘膜垂直延伸。多个字线在层叠构型中沿着电荷储存膜在垂直方向上相互间隔开。

虽然以上描述了3D半导体器件的构型，3D半导体器件也可以具有可替选的构型。其他构型通常包括在层叠构型中的垂直延伸的电荷储存膜和垂直间隔开的字线。

通常以以下方式来执行3D半导体器件的编程操作。

当具有相对较高电压的编程电压被施加至选中字线时，电荷被俘获在与选中字线电耦接的存储器单元中。电荷通常被俘获在形成了选中字线的电荷储存膜中。

因为电荷储存膜垂直延伸，俘获的电荷因俘获在电荷储存膜中的电荷密度的相对差异而可以向上部或下部移动。

发明内容

实施例的半导体器件包括：电耦接的多个存储器单元，成大体垂直的构型，从半导体衬底起在基本垂直的方向上延伸；外围电路，被配置成编程所述存储器单元；以及控制电路，被配置成：编程从所述多个存储器单元中选出的存储器单元以将电荷俘获在选中的存储器单元中，以及向外围电路发出至少一个命令以管理俘获电荷的至少一部分在与选中的存储器单元相邻的存储器单元之间的分散。

实施例的半导体器件的编程方法包括：编程选中的存储器单元，使得电荷被俘获在选中的存储器单元中；将俘获在选中的存储器单元中的电荷的至少一部分沿着与选中的存储器单元相邻的存储器单元的方向分散；以及验证选中的存储器单元。

实施例的半导体器件的编程方法包括：通过将编程电压施加至电耦接到选中的存储器单元的选中字线来编程选中的存储器单元，使得电荷被俘获在选中的存储器单元中；通过将第一子电压施加至与相邻于所述选中的存储器单元的相邻存储器单元电耦接的相邻字线来将俘获的电荷的至少一部分分散在相邻存储器单元之间；通过施加验证电压至选中字线来验证选中的存储器单元；以及重复选中的存储器单元的编程、电荷的至少一部分的分散以及选中的存储器单元的验证，直到选中的存储器单元通过与验证选中的存储器单元相关联的验证操作。

附图说明

图1是一实施例的半导体器件的框图；

图2是一实施例的(3D)半导体器件的存储块的立体图；