[发明专利]采用两种性质的本征应变膜的应变LDMOS器件

说明书

技术领域

本发明涉及半导体技术，特别涉及一种横向双扩散金属氧化物半导体场效应晶体管(LDMOSFET)。

背景技术

随着无线通信系统，功率开关模块及其相关技术的飞速发展推动着功率集成电路的快速发展，工作频率越来越高，对电路与器件频率的需求也越来越高。在射频功率器件中，横向高压功率器件LDMOS以其线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、价格低廉、易于和普通MOS工艺集成等方面的优势,越来越广泛地应用于功率集成电路及智能功率集成电路中。近年来，随着功率密度、增益及效率的显著提升，LDMOS已不断深入航空电子设备和移动通信基站市场，极大地提高了系统的性能。

无线通信系统的不断快速发展，急需高性能和低成本兼具的高频功率LDMOS，从器件上来讲，RFLDMOS器件应具有较高击穿电压、低导通电阻、高频率、小尺寸、工艺上易实现等特点。通常，高的击穿电压需要长的漂移区和低的漂移区掺杂，这与降低漂移区电阻、提升频率和效率相矛盾。为了克服这一矛盾，就需要在提升LDMOS器件击穿电压的同时，降低其漂移区电阻，以提升其频率特性、输出效率、线性区特性等。提升LDMOS击穿电压、降低漂移区电阻、提升效率与频率的方法主要有沟道区工程和漂移区工程。其中，漂移区工程包括：降低表面场(Reduce Surface Field，简称RESURF)技术、场板技术、场限环技术、横向变掺杂技术、结终端扩展技术、SOI技术、在漂移区上覆有高介电常数膜技术以及应变技术等。沟道区工程包括：缩短沟道区长度、采用全局SOI结构、对沟道掺杂区采用高迁移率材料如SiGe材料、采用新的栅材料如钼(Mo)材料以及应变沟道区技术等。上述技术大部分技术只适用于漂移区或沟道区，难以使器件性能的提升最大化，而全局SOI技术和应变技术可以同时适用于沟道区和漂移区。相比其他技术而言，应变技术特别是通过本征应变膜引入应力的方式，其工艺简单，成本低，对器件内部结构改动小，且可以与其他技术组合使用，在目前及未来器件小型化的趋势下，表现出了很大的优势。

应变技术通过向器件沟道区中引入应力，降低载流子的有效质量以提升载流子迁移率，进而提升器件跨导、驱动能力、以及频率。因此，在漂移区中引入适当的应力也可以降低器件导通电阻。具体来讲，向N型半导体材料中沿载流子输运方向引入单轴张应力或在输运平面内引入双轴张应力可有效提升电子迁移率，减小电阻。向P型半导体材料沿载流子输运方向引入单轴压应力可有效提升空穴迁移率，在载流子输运平面内的双轴张应力也可提升空穴迁移率，但效果相对较小。

传统的通过应力膜向LDMOS器件引入应力的方式主要是通过单一性质的本征应变膜对沟道区引入应力，其器件结构如图1所示，包括半导体衬底1，沟道掺杂区2，漂移区3，源区4，漏区5，栅氧化层6，栅7，侧墙8，向沟道引入应力的本征应变膜一10，这种结构比较有效地提升了沟道载流子的迁移率。但这种通过在整个器件上覆盖单一性质的本征应变膜的方式，在向沟道引入有益应力的同时会向漂移区引入有害作用的应力，导致漂移区载流子的迁移率降低，漂移区电阻增加。为了在向沟道引入有益应力的同时抑制漂移区的有害应力，有研究人员提出了一种在漂移区上制作连续间隔的假栅的结构，其器件结构如图2，包括半导体衬底1，沟道掺杂区2，漂移区3，源区4，漏区5，栅氧化层6，栅7，向器件引入应力的本征应变膜8，二氧化硅材料的假栅结构12。这种结构同样是通过单一性质的本征应变膜向沟道以及漂移区引入应力，沟道和漂移区引入的应力大体上一致，但假栅之间的间隔位置依然存在引入负有害作用应力的现象，在这些区域载流子的迁移率会降低。此外，制作假栅结构的工艺也相对复杂。通过锗硅虚拟衬底方式，特别是通常采用全局锗硅虚拟衬底方式在整个器件中引入单一性质的张应力或压应力的技术已在LDMOS器件中得到应用，其器件结构如图3，包括半导体衬底1，沟道掺杂区2，漂移区3，源区4，漏区5，栅氧化层6，栅7，侧墙8，渐变SiGe层12，弛豫SiGe层13。这种结构可以向沟道和漂移区同时引入张应力或压应力，但全局锗硅虚拟衬底技术存在固有的缺陷。Ge在SiGe层中的组分难以做高，且Ge易向应变的硅层中扩散，使应力减小，导致器件性能退化；而且弛豫锗硅层上难以生长厚的应变硅层，导致漂移区往往也包括了应变硅下的弛豫锗硅层，漂移区禁带宽度较窄的锗硅层的存在使其可承受耐压降低，导致LDMOS击穿电压降低。与氮化硅盖帽引入应力的方式相比，锗硅虚拟衬底方式在工艺上也更加复杂。

发明内容