[发明专利]高电子迁移率晶体管制作方法

权利要求书

1.一种高电子迁移率晶体管制作方法，其特征在于，包括步骤：

在制作了源、漏欧姆接触电极的基异质结材料整体表面沉积半导体钝化层 材料后，刻蚀形成刻蚀深度小于设定深度阈值的浅凹栅槽，并对浅凹栅槽底部 表面进行低功率氟基等离子体处理；

在低功率氟基等离子体处理后的基异质结材料整体表面沉积至少一层高介 电常数栅极介质层，并在每次沉积高介电常数栅极介质层后进行低功率氟基等 离子体处理；

在沉积了至少一层高介电常数栅极介质层的基异质结材料表面沉积高介电 常数栅极介质层后，淀积栅金属形成凹栅及第一场板；

制作第二场板，制作源、漏欧姆接触引线及焊盘。

2.根据权利要求1所述的高电子迁移率晶体管制作方法，其特征在于，在 制作了源、漏欧姆接触电极的基异质结材料整体表面沉积半导体钝化层材料之 前，还包括步骤：

在基异质结材料外延片上制作源、漏欧姆接触电极。

3.根据权利要求2所述的高电子迁移率晶体管制作方法，其特征在于，在 基异质结材料外延片上制作源、漏欧姆接触电极的方式包括：

在基异质结材料外延片表面甩正胶；

对甩正胶后的基异质结材料进行烘烤、图形曝光后，进行显影得到源、漏 电极图形；

根据源、漏电极图形制作源、漏欧姆接触电极。

4.根据权利要求2所述的高电子迁移率晶体管制作方法，其特征在于，在 基异质结材料外延片上制作源、漏欧姆接触电极之前，还包括步骤：

对基异质结材料进行器件有源区隔离。

5.根据权利要求4所述的高电子迁移率晶体管制作方法，其特征在于，对 基异质结材料进行器件有源区隔离的方式包括：

在基异质结材料外延片表面甩正胶；

对甩正胶后的基异质结材料进行烘烤、图形曝光后，进行显影得到器件隔 离图形；

根据器件隔离图形刻蚀显影后的基异质结材料；并对刻蚀后的基异质结材 料的隔离槽表面进行低功率等离子体处理。

6.根据权利要求1至5任意一项所述的高电子迁移率晶体管制作方法，其 特征在于，在制作了源、漏欧姆接触电极的基异质结材料整体表面沉积半导体 钝化层材料的方式包括：

在制作了源、漏欧姆接触电极的基异质结材料整体表面依次沉积第一半导 体钝化层材料、第二半导体钝化层材料，第一半导体钝化层材料的厚度小于第 二半导体钝化层材料的厚度。

7.根据权利要求6所述的高电子迁移率晶体管制作方法，其特征在于，所 述第一半导体钝化层材料为氮化硅，所述第二半导体钝化层材料为二氧化硅。

8.根据权利要求1至5任意一项所述的高电子迁移率晶体管制作方法，其 特征在于，刻蚀形成刻蚀深度小于设定深度阈值的浅凹栅槽的方式包括：

在基异质结材料外延片表面甩正胶；

对甩正胶后的基异质结材料进行烘烤、图形曝光后，进行显影得到凹栅窗 口；

根据凹栅窗口刻蚀显影后的基异质结材料表面形成浅凹栅槽，刻蚀深度小 于设定深度阈值。

9.根据权利要求1至5任意一项所述的高电子迁移率晶体管制作方法，其 特征在于，各高介电常数栅极介质层的厚度相同或相近。

10.根据权利要求1至5任意一项所述的高电子迁移率晶体管制作方法， 其特征在于，制作第二场板，制作源、漏欧姆电极接触引线及焊盘的方式包括：

在形成了凹栅及第一场板的基异质结材料整体表面沉积半导体钝化层材 料，制作第二场板；

在制作了第二场板的基异质结材料整体表面沉积半导体钝化层材料，刻蚀 源、漏欧姆电极接触上方的介质层，淀积金属形成源、漏引线及焊盘。