[发明专利]微处理器及其执行方法

说明书

一种微处理器及其执行方法，该微处理器包括多个处理核，其中每一上述多个处理核执行微码且包括修补上述微码的硬件。上述多个处理核的一第一处理核被配置为：遇到一指令，其中上述指令指示上述第一处理核应用一微码修补；作为遇到上述指令的响应，将上述微码修补通知给上述多个处理核的其他每一处理核以及应用上述微码修补至上述第一处理核的上述硬件中。除了上述第一处理核之外的上述多个处理核的每一处理核被配置为应用上述微码修补至上述处理核的上述硬件中，以响应上述第一处理核的通知。本发明具有更少的功率消耗。

技术领域

本发明有关于一微处理器，且特别有关于一在微处理器中至多核的微码传播。

背景技术

多核微处理器的增加，主要是因为其提供了在性能上的优势。可能主要是由于半导体装置几何维度大小迅速的减少，从而增加了晶体管密度。在一微处理器中多核的存在已产生与一核与其它核通信的需求，以完成各种功能，例如电源管理、高速缓冲存储器管理、除错及与更多核相关的配置。

传统上，运行在多核处理器上架构的程序(例如，操作系统或应用程序)已使用位于由所有核架构上可寻址的一系统存储器中的信号量进行通信。这可能足够用于许多目的，但可能无法提供其它所需的速度、准确度及/或系统层级透明度。

发明内容

本发明提供一种微处理器。上述微处理器包括多个处理核，其中每一上述多个处理核执行微码且包括修补上述微码的硬件。上述多个处理核的一第一处理核被配置为：遇到一指令，其中上述指令指示上述第一处理核应用一微码修补；作为遇到上述指令的响应，上述第一处理核将上述微码修补通知给上述多个处理核的其他每一处理核，并且应用上述微码修补至上述第一处理核的上述硬件中。除了上述第一处理核之外的上述多个处理核的每一处理核被配置为应用上述微码修补至上述处理核的上述硬件中，以响应上述第一处理核的通知。

本发明提供一种由一具有多个处理核的微处理器所执行的方法，其中上述多个处理核的每一处理核执行微码且包括修补上述微码的硬件。上述方法包括：由上述多个处理核的第一处理核遇到一指令，其中上述指令指示上述第一处理核应用一微码修补；由上述第一处理核将上述微码修补通知给上述多个处理核的其他每一处理核，以作为遇到上述指令的响应；由上述第一处理核应用上述微码修补至上述第一处理核的上述硬件中，以作为遇到上述指令的响应；以及由除了上述第一处理核之外的上述多个处理核的每一处理核应用上述微码修补至上述处理核的上述硬件中，以响应上述第一处理核的通知。

本发明提供一种在用于一计算机装置中至少一非暂态计算机可用介质所编码的计算机程序产品，上述计算机程序产品包括指示一微处理器的计算机可用程序码。上述计算机可用程序码包括指示多个处理核的第一程序码，其中每一上述多个处理核执行微码且包括修补上述微码的硬件。上述多个处理核的一第一核被配置为遇到一指令，其中上述指令指示上述第一核使用一微码修补。上述多个处理核的上述第一核被配置为，作为遇到上述指令的响应，将上述微码修补通知给上述多个处理核的其他每一处理核以及应用上述微码修补至上述第一核的上述硬件中。除了上述第一核之外的上述多个处理核的每一核被配置为使用上述微码修补至上述核的上述硬件中，以响应上述第一核的通知。

本发明具有更少的功率消耗。

附图说明

图1是显示一多核微处理器的方块图。

图2是显示一控制字、一状态字及一配置字的方块图。

图3是显示一控制单元操作的流程图。

图4是显示另一实施例的微处理器的一方块图。

图5是显示一微处理器操作以转储调试信息的流程图。

图6是显示一根据图5流程图中微处理器的操作示例时序图。

图7A～7B是显示一微处理器执行跨核高速缓冲控制操作的流程图。