[发明专利]NMOS晶体管及其形成方法

说明书

一种NMOS晶体管及其形成方法，其中NMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅，所述伪栅的侧壁上形成有侧墙，所述伪栅和侧墙两侧的半导体衬底内形成碳硅源漏区；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅的表面平齐回刻蚀去除部分厚度的伪栅，暴露出侧墙侧壁的部分表面；刻蚀去除部分高度的侧墙；去除剩余的伪栅，形成“T”字型的凹槽，所述“T”字型的凹槽暴露出半导体衬底的表面；形成填充满“T”字型的凹槽的金属栅极。本发明的方法增加了形成的凹槽的开口宽度，在形成金属栅极时，防止在金属栅极中形成缺陷。

技术领域

本发明涉及半导体制作领域，特别涉及一种NMDOS晶体管及其形成方法。

背景技术

随着半导体器件的特征尺寸越来越小，相应的核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增高，漏电问题更加凸显，功耗也随之增大。因此在45纳米以下的工艺中，传统的以二氧化硅为材料的栅极介质层的工艺已遇到瓶颈，无法满足半导体器件的工艺要求；为解决上述瓶颈，目前采用高介电常数(高k：k值大于等于3.5)介质材料作为栅介质层，然后，形成以金属为材料的栅极以减小漏电，使功耗得到很好的控制。

由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS器件中的电子，PMOS器件中的空穴)迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。

图1～图4为具有嵌入式应力源漏区的NMOS晶体管的形成过程的结构示意图。

参考图1，提供半导体衬底100，在所述半导体衬底100上形成伪栅结构，所述伪栅结构包括位于半导体衬底上的氧化硅层101、和位于氧化硅层101表面上的伪栅102。

所述伪栅结构的侧壁表面上还形成有侧墙103，以所述伪栅和侧墙103为掩膜刻蚀伪栅102和侧墙103两侧的半导体衬底100，在所述半导体衬底100内形成凹槽；在所述凹槽中填充碳化硅层，形成碳硅源/漏区108，所述碳/硅源漏区108向后续形成的晶体管的沟道区提供拉伸应力，提高沟槽区的载流子(电子)的迁移率；形成覆盖所述半导体衬底100和侧墙103侧壁表面的介质层104，所述介质层104的表面与伪栅102的表面齐平。

参考图2，去除所述伪栅结构，形成第二凹槽105，所述第二凹槽105暴露出半导体衬底100的表面。

参考图3，在所述第二凹槽105(参考图2)的侧壁和底部表面以及介质层104表面形成高K栅介质材料层；在所述高K栅介质材料层上形成金属层，所述金属层填充满第二凹槽；采用化学机械研磨工艺去除介质层104表面上的高K栅介质材料层和金属层，在第二凹槽侧壁和底部表面上形成高K栅介质层，，所述金属栅极包括位于第二凹槽侧壁和底部的高K栅介质层106、在高K栅介质层106上形成金属栅电极107，金属栅电极107填充满第二凹槽，所述金属栅电极107和高K栅介质层106构成金属栅极结构。

但是现有技术形成的NMOS晶体管的性能仍有待提高。

发明内容

本发明解决的问题是怎样提高形成NMOS晶体管的性能。

为解决上述问题，本发明提供了一种NMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅，所述伪栅的侧壁上形成有侧墙，所述伪栅和侧墙两侧的半导体衬底内形成碳硅源漏区；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅的表面平齐回刻蚀去除部分厚度的伪栅，暴露出侧墙侧壁的部分表面；刻蚀去除部分高度的侧墙；去除剩余的伪栅，形成“T”字型的凹槽；形成填充满“T”字型的凹槽的金属栅极。

可选的，所述侧墙包括：位于伪栅侧壁的第一侧墙、位于第一侧墙侧壁表面的第二侧墙、位于第二侧墙侧壁表面的第三侧墙，所述第一侧墙与第二侧墙和第三侧墙的材料不相同；回刻蚀部分的伪栅，暴露出第一侧墙的部分侧壁；刻蚀去除部分高度的所述第一侧墙。