[发明专利]晶体管的形成方法

说明书

一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括多个有源区和位于相邻有源区之间的隔离结构；在所述半导体衬底上形成栅极结构，所述栅极结构横跨至少一个所述有源区；在形成所述栅极结构之后，采用能够钝化所述隔离结构的离子对所述隔离结构进行离子注入；在进行所述离子注入后，在所述栅极结构两侧的有源区内形成凹槽；在所述凹槽内形成应力衬垫层。所述形成方法形成的晶体管性能提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种晶体管的形成方法。

背景技术

现有技术随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。因此，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。然而，栅极的尺寸变化会影响半导体器件的电学性能，目前，主要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能提高驱动电流。因而应力可以极大地提高晶体管的性能。

因为硅、锗具有相同的晶格结构，即“金刚石”结构，在室温下，锗的晶格常数大于硅的晶格常数，所以在PMOS晶体管的源、漏区形成硅锗(SiGe)，可以引入硅和锗硅之间晶格失配形成的压应力，进一步提高压应力，提高PMOS晶体管的性能。相应地，在NMOS晶体管的源、漏区形成碳硅(CSi)可以引入硅和碳硅之间晶格失配形成的拉应力，进一步提高拉应力，提高NMOS晶体管的性能。

然而，现有形成方法形成的晶体管性能不佳。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，以提高晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底包括多个有源区和位于相邻有源区之间的隔离结构；

在所述半导体衬底上形成栅极结构，所述栅极结构横跨至少一个所述有源区；

在形成所述栅极结构之后，采用能够钝化所述隔离结构的离子对所述隔离结构进行离子注入；

在进行所述离子注入后，在所述栅极结构两侧的有源区内形成凹槽；

处理所述凹槽，使所述凹槽呈西格玛形；

在呈西格玛形的所述凹槽内形成应力衬垫层。

可选的，在对所述隔离结构进行离子注入时，同时所述栅极结构两侧的有源区进行所述离子注入。

可选的，所述离子注入采用的所述离子为碳离子和氮离子的至少其中之一。

可选的，所述离子注入采用的所述离子浓度范围为1E13/cm²～1E15/cm²。

可选的，所述离子注入采用的所述离子能量范围为1kV～20kV。

可选的，所述有源区中，进行所述离子注入的深度小于所述凹槽的深度。

可选的，在处理所述凹槽后，且在形成所述应力衬垫层前，还包括进行清洗处理的步骤。

可选的，所述清洗处理采用的清洗溶液为稀氢氟酸。

可选的，所述稀氢氟酸中，氟化氢与水的质量比为1:50～1:500。

可选的，所述应力衬垫层为硅锗层或者硅碳层。

与现有技术相比，本发明的技术方案具有以下优点：