[发明专利]半导体器件以及制造半导体器件的方法

说明书

相关申请交叉引用

将2013年8月28日提交的日本专利申请No.2013-176723的公开内容，包括说明书，附图和摘要，整体并入本文作为参考。

技术领域

本发明涉及一种半导体器件及其制造方法，并且特别涉及一种可以应用至其中例如两个半导体芯片经由接合线彼此耦接的半导体器件以及可以应用至制造该半导体器件的方法的技术。

背景技术

在安装半导体芯片的方法中，半导体芯片安装在引线框架或插接板(interposer)上，使得引线框架和半导体芯片经由接合线彼此耦接，并且半导体芯片和接合线进一步由密封树脂密封。在这种半导体器件的制造中，担心接合线由于密封树脂的流动而变形，由此导致相邻接合线之间的短路。

为了应付这种担心，日本未审专利公布No.2004-158875公开了，在其中半导体芯片安装在引线框架上的半导体器件中，引线框架的内部引线之间的间隔随着接近管芯焊盘(支撑体)的角部而逐渐增大。

发明内容

在半导体器件中，多个半导体芯片安装在引线框架的管芯焊盘或插接板上。另一方面，近年来，已经促进了半导体器件的小型化。由于本发明人的研究，已经发现，当在这种半导体器件中两个相邻的半导体芯片经由接合线彼此耦接时，担心接合线由于密封树脂的流动而变形，由此导致相邻接合线之间的短路。从本说明书的说明和附图中将使其他问题和新特征变得清晰。

根据一个实施例，第一半导体芯片和第二半导体芯片安装在芯片安装部上，它们经由多条接合线彼此耦接。第一半导体芯片的第一边面对第二半导体芯片的第五边。第一半导体芯片具有沿第一边布置的多个第一电极焊盘，并且第二半导体芯片具有沿第五边布置的多个第二电极焊盘。第一接合线，第二接合线，第三接合线以及第四接合线沿第一边依次排列。当从垂直于芯片安装部的方向观察时，第一接合线和第二接合线之间的间隔的最大值大于第二接合线和第三接合线之间的间隔的最大值。而且，第二接合线和第三接合线之间的间隔的最大值大于第三接合线和第四接合线之间的间隔的最大值。

根据另一实施例，第一半导体芯片和第二半导体芯片安装在芯片安装部上，它们经由多条接合线彼此耦接。第一半导体芯片的第一边面对第二半导体芯片的第五边。第一半导体芯片具有沿第一边布置的多个第一电极焊盘，并且第二半导体芯片具有沿第五边布置的多个第二电极焊盘。第一接合线，第二接合线，第三接合线以及第四接合线沿第一边依次排列。当从垂直于芯片安装部的方向观察时，耦接至第一接合线的第二电极焊盘和耦接至第二接合线的第二电极焊盘之间的间隔大于耦接至第二接合线的第二电极焊盘和耦接至第三接合线的第二电极焊盘之间的间隔。而且，耦接至第二接合线的第二电极焊盘和耦接至第三接合线的第二电极焊盘之间的间隔大于耦接至第三接合线的第二电极焊盘和耦接至第四接合线的第二电极焊盘之间的间隔。

根据上述各个实施例，当相邻的两个半导体芯片经由接合线彼此耦接时，可以抑制相邻接合线之间的短路。

附图说明

图1是说明根据一个实施例的半导体器件的构造的截面图；

图2是该半导体器件的平面图；

图3是放大由图2中的虚线α围绕的区域的示意图；

图4是说明图3中的线弯曲的状态的示意图；

图5是第二半导体芯片的平面图；

图6是说明第二半导体芯片的电路和元件的布局的平面图；

图7是示意性说明第二半导体芯片的部分电路的电路图；

图8是说明制造半导体器件的方法的示意图；

图9是说明制造半导体器件的方法的示意图；

图10是说明制造半导体器件的方法的示意图；

图11是说明执行使用密封树脂进行密封步骤的设备的构造的平面图；

图12是用于解释将导致线流动的密封树脂的流动的示意图；

图13是根据第一变型的半导体器件的平面图；

图14是放大图13中的区域α的示意图；

图15是根据第二变型的半导体器件的平面图；

图16是放大图15中的区域α的示意图；

图17是说明根据第三变型的半导体器件的构造的截面图；以及

图18是说明根据第四变型的半导体器件的构造的截面图。

具体实施方式

以下将参考附图说明优选实施例。各个附图中示出的相同或相似的部件由相同的参考数字指示，并且将适当省略其重复说明。

(实施例)