[发明专利]一种低介电常数介质刻蚀与铜互连的结构及集成方法

说明书

技术领域

本发明属于半导体器件技术领域，具体涉及使用一种低介电常数介质刻蚀与铜互连的结构及集成方法。 

背景技术

随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，芯片面积持续增大，人们面临着如何克服由于连线长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟 , 现已采用了多种措施。

互连之间的寄生电容和互联电阻造成了信号的传输延迟。由于铜具有较低的电阻率、优越的抗电迁移特性和高的可靠性 ,为了降低金属的互连电阻，进而减小总的互连延迟效应，现已研究由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减少延迟，而寄生电容C正比于电路层隔绝介质的相对介电常数K，因此使用低K值材料（K<3）作为不同电路层的隔绝介质代替传统的SiO₂介质已成为满足高速芯片的发展的需要。由于空气的相对介电常数为1，所以空气是非常理想的绝缘介质。因此，金属之间的多孔低介电常数材料可以有效地降低互连RC延迟。

发明内容

本发明的目的在于提供一种低介电常数介质刻蚀与铜互连的结构及集成方法，以克服RC延迟大的缺点，提升半导体芯片的性能，有利于超大规模集成电路的发展。

本发明提出的低介电常数介质刻蚀与铜互连的结构，包括至少一条金属导线，以及位于所述金属导线之下的绝缘体支撑结构；并且，在多条金属导线之间有多孔低介电常数介质；在绝缘体支撑结构之间也有多孔低介电常数介质。

本发明中，所述的金属导线为铜，或者为由铜和扩散阻挡层组成的复合导线，或者所述的金属导线为钨，或者为由钨和扩散阻挡层组成的复合导线。所述的扩散阻挡层材料为氮化钛（TiN），或者钽(Ta)，或者氮化钨（WN）。

本发明中，所述的绝缘体支撑结构，是由绝缘材料组成的柱状或者条状结构, 绝缘体支撑结构位于被支撑的金属导线之下，以维持所述金属导线的形状。所述的绝缘体材料是氮化硅（Si-₃N₄，）、氧化硅或者有机绝缘材料。

本发明还提出了一种低介电常数介质刻蚀与铜互连的集成方法，其具体步骤为：

提供一个衬底；

依次在该衬底上形成由第一种材料构成的第一层薄膜；

在第一层薄膜中开孔状的口；

淀积第一层支撑绝缘体，并平坦化；

淀积第二层支撑绝缘体，并开第二个口；

再在第二层支撑绝缘体上形成绝缘薄膜；

形成铜互连的大马士革或者双大马士革图形；

将去除除支撑绝缘体之外的介质；

在去除除支撑绝缘体之外的介质的空间，回填多孔低介电常数介质，即形成多孔低介电常数结构。支撑绝缘体位于被支撑的金属之下，以维持所述金属的形状。

本发明采用铜互连与气隙结合来降低电容，并用特定支撑结构来支撑铜导线，以便在去除介质后维持铜导线的形状。本发明可以实现多孔低介电常数介质填充结构而不使铜导线短路或断路，并且可实现较长导线的全气隙结构，使RC 延迟减小。

附图说明

图1-图6为依照本发明实施一种低介电常数介质刻蚀与铜互连的集成方法的工艺剖面图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细的说明：

请参照图1，提供一个含有金属导线101和扩散阻挡层102形成于其中的基底201，在基底与导线上形成一层绝缘层202，接着依序在绝缘层202上形成薄膜203与一层薄膜204，金属导线101的材料为Cu，扩散阻挡层102比如为TiN，薄膜203材料为SiO₂，利用光刻技术和刻蚀技术在薄膜204和薄膜203中形成开口301和开口302，之后进行光阻剥除。

在开口301和开口302中淀积绝缘体401和402，该绝缘体的材料可以是Si-₃N₄。之后刻蚀Si₃N₄薄膜，形成图2所示的结构。

请参照图3，将薄膜204移除，接着在薄膜203上形成薄膜205，该薄膜205材料可以是Si-₃N₄，再次利用光刻技术和刻蚀技术在薄膜205上形成一开口305，然后进行光阻剥除。