[发明专利]一种快速低功耗晶振起振电路

说明书

技术领域

本发明主要涉及晶振振荡电路的设计领域，特指一种快速低功耗的晶振起振电路。

背景技术

芯片经常要用到非常精确的时钟信号，晶振作为普遍使用的时钟源，其起振电路的设计对整个芯片性能的影响不言而喻。而在电池容量有限的手持设备中，低功耗成为除性能之外最主要的追求目标，本发明主要实现使晶振快速启动的同时降低晶振的功耗。

传统的晶振起振电路请参阅图1。传统起振电路由一个电流源、起振放大器和反馈电阻组成。电流源由PMOS管M7组成，其作用是提供电流偏置，栅极接外部偏置电压输入端V_bias，源极接电源VDD，漏极输出端XO；起振放大器由NMOS管M2组成，其作用是不断放大晶振的振幅，栅极接输出端XI，源极接地GND，漏极接输出端XO；反馈电阻由电阻R2组成，其作用是为起振放大器提供静态工作点，一端接输出端XO，另一端接输入端XI。

传统晶振起振电路与本发明快速低功耗起振电路相比有两个缺点：在晶振从起振到稳幅振荡的过程中，流过起振放大器的电流是固定或者是不断变大的，即不能实现电流随振荡幅度变大而减小。为了实现低功耗而强行降低流过起振放大器的电流又会增加晶振的起振时间，不能以最短的时间输出时钟脉冲，因此传统晶振起振电路在快速和低功耗两方面难以兼得。

发明内容

本发明要解决的问题在于：针对传统晶振起振电路存在的问题，提供一种快速低功耗晶振起振电路。

本发明提出的解决方案为：本电路采用偏置电路、自动增益控制电路和起振放大器，在晶振起振时，自动增益控制电路控制偏置电路以最大的电流流过起振放大器，使晶振在最短的时间起振，随着晶振振荡幅度的增加，自动增益控制电路又控制偏置电路逐渐减小电流，直到达到维持振荡的最小电流，从而实现使晶振快速起振的同时又有效降低电路的功耗。

附图说明

图1是传统晶振起振电路示意图；

图2是本发明快速低功耗晶振起振电路示意图；

图3是本发明快速低功耗晶振起振电路实施例示意图一；

图4是本发明快速低功耗晶振起振电路实施例示意图二；

图5是传统晶振起振电路功耗波形图；

图6是本发明快速低功耗晶振起振电路功耗波形图；

图中附图标记为：VDD—电源；M1、M2、M3—NMOS管；M4、M5、M6、M7—PMOS管；R1、R2、R3—电阻；C1—电容；V_bias—直流偏置电压；XI—晶振输入端；XO—晶振输出端；x1、x2、x3、x4—节点电压。

具体实施方式

以下将结合附图和具体实施对本发明做进一步详细说明。

请参阅图2，图2是本发明快速低功耗晶振起振电路的示意图，在实现时V_bias接外部电压偏置，XI和XO分别接晶振的两个引脚。

本发明快速低功耗晶振起振电路的实施例请参阅图3，在初始晶振还没有起振时，电容C1的“隔直流”功能相当于把NMOS管M1和M2的栅极断开了，此时节点x1、x2、x3和x4电压都只有直流成分，且NMOS管M1和M2有各自的静态工作点，此时流过PMOS管M7的电流最大。

本发明快速低功耗晶振起振电路的实施例请参阅图4，电路中由于存在噪声，起振放大器以最大的电压增益对电路中的噪声信号放大，因此随着时间的推移，晶振振幅会慢慢变大，这样节点x1会在直流成分上叠加一个交流信号，通过电容C1耦合到节点x2上也会叠加交流成分。由于耦合电容C1的“通交流”功能和PMOS管M4限制流过NMOS管M1的电流为恒定值，因此在振荡过程中，NMOS管M1会在比原直流工作点低的偏置电压下做正阻尼运动，以维持平均电流的恒定。这也就是说节点x2会在比原静态工作点电压低的电压下振荡，导致节点x3的电压相比原静态工作点电压也降低，流过NMOS管M3的电流减小，于是节点x4的电压上升，流过PMOS管P7的电流降低，实现了随着振荡幅度的变大流过起振放大器的电流逐渐减小的功能。

以上各图的电路既可以采用NMOS管实现，也可以采用PMOS管或者双极型器件（如NPN型晶体管或PNP型晶体管）实现，电阻R1和R2可以采用工作在线性区的NMOS管替换。以上各图所示的电路仅为示例，将XI、XO简单地替换所引起的电路变化亦属于本发明的保护范围，本发明的保护范围应以权力要求书为准。