[发明专利]具有电磁干扰屏蔽层的半导体封装体、其制造方法

权利要求书

1.一种半导体封装体，包括：

衬底，其包括绝缘层；

第一接地线，其包括沿着所述衬底的边缘设置的第一内部接地线、和在所述第一内部接地线与所述衬底的侧壁之间延伸的多个第一延伸接地线，所述多个第一延伸接地线包括暴露在所述衬底的侧壁处的端部，并沿着所述衬底的边缘而被所述绝缘层彼此间隔开；

芯片，其在所述衬底上；

模制构件，其被设置在所述衬底上以覆盖所述芯片；以及

电磁干扰EMI屏蔽层，其覆盖所述模制构件，所述EMI屏蔽层沿着所述衬底的侧壁延伸，并且沿着所述衬底的外周交替地接触所述多个第一延伸接地线的端部和所述绝缘层的侧壁的暴露部分。

2.如权利要求1所述的半导体封装体，其中，所述第一接地线被设置在所述衬底的顶表面上。

3.如权利要求2所述的半导体封装体，还包括：

第二接地线，其被设置在所述衬底中；以及

第三接地线，其被设置在所述衬底的相对于所述顶表面的底表面上。

4.如权利要求3所述的半导体封装体，

其中，所述第三接地线包括沿着所述衬底的边缘设置的第三内部接地线、和在所述第三内部接地线与所述衬底的侧壁之间延伸的多个第三延伸接地线；以及

其中，所述多个第三延伸接地线的端部被暴露在所述衬底的侧壁处。

5.如权利要求4所述的半导体封装体，其中，所述多个第三延伸接地线沿着所述衬底的边缘而被所述绝缘层彼此间隔开。

6.如权利要求4所述的半导体封装体，还包括：

阻焊层，其被附接至所述绝缘层和所述第三延伸接地线。

7.一种半导体封装体，包括：

衬底，其包括绝缘层；

第一接地线，其包括沿着所述衬底的边缘设置的第一内部接地线、和在所述第一内部接地线与所述衬底的侧壁之间延伸的多个第一延伸接地线，所述第一延伸接地线包括暴露在所述衬底的侧壁处的端部，并沿着所述衬底的边缘而被所述绝缘层彼此间隔开；

第二接地线，其包括沿着所述衬底的边缘设置的第二内部接地线、和在所述第二内部接地线与所述衬底的侧壁之间延伸的多个第二延伸接地线，所述多个第二延伸接地线包括暴露在所述衬底的侧壁处的端部，并沿着所述衬底的边缘而被所述绝缘层彼此间隔开；

芯片，其在衬底上；

模制构件，其被设置在所述衬底上以覆盖所述芯片；以及

电磁干扰EMI屏蔽层，其覆盖所述模制构件并且沿着所述衬底的侧壁延伸，所述EMI屏蔽层沿着所述衬底的外周交替地接触所述多个第一延伸接地线的端部和所述多个第二延伸接地线的端部以及所述绝缘层的侧壁的暴露部分。

8.如权利要求7所述的半导体封装体，

其中，所述第一接地线被设置在所述衬底的顶表面上，以及

其中，所述第二接地线被设置在所述衬底中。

9.如权利要求7所述的半导体封装体，还包括：

第三接地线，其被设置在所述衬底的与顶表面相对的底表面上。

10.如权利要求9所述的半导体封装体，

其中，所述第三接地线包括沿着所述衬底的边缘设置的第三内部接地线、和在所述第三内部接地线与所述衬底的侧壁之间延伸的多个第三延伸接地线，所述第三延伸接地线包括暴露在所述衬底的侧壁处的端部。

11.如权利要求10所述的半导体封装体，其中，所述多个第三延伸接地线沿着所述衬底的边缘而被所述绝缘层彼此间隔开。

12.如权利要求10所述的半导体封装体，还包括：

阻焊层，其被附接至所述绝缘层和所述第三延伸接地线。