[发明专利]晶体管及其形成方法

说明书

一种晶体管及其形成方法，其中，晶体管的形成方法，包括：提供包括相邻接的第一区域、第二区域和第三区域的半导体衬底；进行阱区离子注入，在所述半导体衬底内形成阱区；进行沟道区离子注入，在第一区域中的阱区表面内形成第一掺杂区；在所述第一区域的半导体衬底上形成栅极结构，所述栅极结构覆盖第一区域中的第一掺杂区；进行浅掺杂离子注入，在栅极结构一侧的第二区域的半导体衬底内形成浅掺杂源区，在栅极结构另一侧的第三区域的半导体衬底内形成浅掺杂漏区；在浅掺杂源区上形成抬高源区，在浅掺杂漏区上形成抬高漏区。本发明的方法减小了源区和漏区与沟道区以及衬底之间的寄生电容。

技术领域

本发明涉及半导体制作领域，特别涉及一种晶体管的形成方法。

背景技术

金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。

现有技术提供了一种MOS晶体管的制作方法。请参考图1至图3所示的现有技术的MOS晶体管的形成过程的剖面结构示意图。

请参考图1，提供半导体基底100，在所述半导体基底100内形成隔离结构101，所述隔离结构101之间的半导体基底100为有源区，在所述有源区内形成阱区(未示出)；通过第一离子注入在阱区表面掺杂杂质离子，以调节后续形成的晶体管的阈值电压。

然后，在所述隔离结构101之间的半导体基底100上依次形成栅介质层102和栅电极103，所述栅介质层102和栅电极103构成栅极结构。

继续参考图1，进行氧化工艺，形成覆盖所述栅极结构的氧化层104。

参考图2，进行浅掺杂离子注入(LDD)，在栅极结构两侧的半导体基底100内依次形成源/漏延伸区105。

参考图3，在栅极结构两侧的侧壁上形成栅极结构的侧墙111；以所述栅极结构为掩膜，进行栅极结构两侧的阱区进行深掺杂离子注入，深掺杂离子注入的能量和剂量大于浅掺杂离子注入的能量和剂量，在栅极结构两侧的阱区内形成源区112和漏区113，所述源区112和漏区113的深度大于源/漏延伸区105的深度。

然而，现有技术形成的晶体管的性能仍有待提高。

发明内容

本发明解决的问题是怎样减小晶体管源区和漏区与沟道区以及半导体衬底之间或者漏区与沟道区以及半导体衬底之间的寄生电容。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括相邻接的第一区域、第二区域和第三区域，第二区域和第三区域分别位于第一区域的两侧；进行阱区离子注入，在所述第一区域、第二区域和第三区域的半导体衬底内形成阱区；进行沟道区离子注入，在第一区域中的阱区表面内形成第一掺杂区，所述第一掺杂区的掺杂类型与阱区的掺杂类型相同；在所述第一区域的半导体衬底上形成栅极结构，所述栅极结构覆盖第一区域中的第一掺杂区；进行浅掺杂离子注入，在栅极结构一侧的第二区域的半导体衬底内形成浅掺杂源区，在栅极结构另一侧的第三区域的半导体衬底内形成浅掺杂漏区，所述浅掺杂源区和浅掺杂漏区的掺杂类型与阱区的掺杂类型相反；在浅掺杂源区上形成抬高源区，抬高源区中掺杂有杂质离子，抬高源区的顶部表面高于半导体衬底的表面，所述抬高源区和浅掺杂源区构成源区，在浅掺杂漏区上形成抬高漏区，抬高漏区中掺杂有杂质离子，抬高漏区的顶部表面高于半导体衬底的表面，所述抬高漏区和浅掺杂漏区构成漏区。

可选的，进行沟道区离子注入之前，在所述半导体衬底表面形成掩膜层，所述掩膜层中具有暴露出第一区域的半导体衬底表面的第一开口；在形成掩膜层后，以所述掩膜层为掩膜，沿第一开口对第一区域的半导体衬底进行沟道区离子注入，在第一区域的阱区表面内形成第一掺杂区。

可选的，所述栅极结构覆盖所述第一掺杂区，且所述栅极结构的两侧侧壁超出第一掺杂区的两端边缘。