[发明专利]一种反错层型异质结共振隧穿场效应晶体管及其制备方法

说明书

技术领域

本发明属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域，具体涉及一种反错层型异质结共振隧穿场效应晶体管及其制备方法。

背景技术

自集成电路诞生以来，微电子集成技术一直按照“摩尔定律”不断发展，半导体器件尺寸不断缩小。随着半导体器件进入深亚微米范围，现有MOSFET器件由于受到自身扩散漂流的导通机制所限，亚阈值斜率受到热电势kT/q的限制而无法随着器件尺寸的缩小而同步减小。这就导致MOSFET器件泄漏电流缩小无法达到器件尺寸缩小的要求，整个芯片的能耗不断上升，芯片功耗密度急剧增大，严重阻碍了芯片系统集成的发展。为了适应集成电路的发展趋势，新型超低功耗器件的开发和研究工作就显得特别重要。隧穿场效应晶体管(TFET，Tunneling Field-Effect Transistor)采用带带隧穿(BTBT)新导通机制，是一种非常有发展潜力的适于系统集成应用发展的新型低功耗器件。TFET通过栅电极控制源端与沟道交界面处隧穿结的隧穿宽度，使得源端价带电子隧穿到沟道导带(或沟道价带电子隧穿到源端导带)形成隧穿电流。这种新型导通机制突破传统MOSFET亚阈值斜率理论极限中热电势kT/q的限制，可以实现低于60mV/dec的超陡亚阈值斜率，降低器件静态漏泄电流进而降低器件静态功耗。

但是，由于半导体带带隧穿效率偏低，TFET的开态电流与现有MOSFET相比比较低，不能满足系统集成应用中的要求。因此，在保持较陡直的亚阈值斜率的同时，提高TFET开态电流，是TFET器件应用中需要解决的一个非常重要的问题。

发明内容

为解决上述现有技术存在的问题，本发明提供一种反错层型异质结共振隧穿场效应晶体管及其制备方法。该隧穿场效应晶体管可以显著提高隧穿场效应晶体管的开态电流，同时有效抑制器件关态电流，保持较陡直的亚阈值斜率。

本发明提供的技术方案如下：

一种反错层型异质结共振隧穿场效应晶体管，包括隧穿源区、沟道区、漏区和位于沟道区上方的控制栅，在隧穿源区与沟道区的交界面处形成异质隧穿结，该异质隧穿结的能带结构为反错层型异质结。反错层型异质结的能带结构如图1-1中所示。

上述反错层型异质结共振隧穿场效应晶体管可以是N型器件或P型器件。对于N型器件来说，其在隧穿源区与沟道区的异质隧穿结交界面处，隧穿源区的导带底是位于沟道区的价带顶以下的，即隧穿源区材料的电子亲和势大于沟道区材料电子亲和势和禁带宽度之和，隧穿源区为P型重掺杂，漏区为N型重掺杂，沟道区为P型轻掺杂；而对于P型器件来说，其异质隧穿结交界面处隧穿源区的价带顶是位于沟道区的导带底以上的，即沟道区材料的电子亲和势大于隧穿源区材料电子亲和势和禁带宽度之和，隧穿源区为N型重掺杂，漏区为P型重掺杂，沟道区为N型轻掺杂。

针对上述反错层型异质结共振隧穿场效应晶体管，当其为N型器件时，其隧穿源区为P型重掺杂，其掺杂浓度约为1E18cm^-3-1E20cm^-3，漏区为N型重掺杂，其掺杂浓度约为1E18cm^-3-1E19cm^-3，沟道区为P型轻掺杂，其掺杂浓度约为1E13cm^-3-1E15cm^-3；而当其为P型器件时，隧穿源区为N型重掺杂，其掺杂浓度约为1E18cm^-3-1E20cm^-3，漏区为P型重掺杂，其掺杂浓度约为1E18cm^-3-1E19cm^-3，沟道区为N型轻掺杂，其掺杂浓度约为1E13cm^-3-1E15cm^-3。

本发明提供的反错层型异质结共振隧穿场效应晶体管可以应用于Si、Ge，也可以应用于其他任何可以形成反错层型异质结能带结构的II-VI，III-V或IV-IV族的二元或三元化合物半导体材料。并且，对于N型器件来说，隧穿源区材料的电子亲和势大于沟道区材料电子亲和势和禁带宽度之和；而对于P型器件来说，沟道区材料的电子亲和势大于隧穿源区材料电子亲和势和禁带宽度之和。

一种反错层型异质结共振隧穿场效应晶体管的制备方法，包括以下步骤：

1)在半导体衬底上按顺序淀积一层氧化物和一层氮化物；

2)光刻后进行浅沟槽隔离(Shallow Trench Isolation，STI)，并淀积隔离材料填充深孔后进行化学机械平坦化(Chemical Mechanical Polishing，CMP)；