[发明专利]半导体装置

说明书

[相关申请案]

本申请案享受以日本专利申请案2014-50090号(申请日：2014年3月13日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置。

背景技术

作为600V以上的耐压功率装置，广泛地使用IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极性晶体管)。IGBT虽然设计为在沿着顺方向以稳定状态通电电流的情况下电流不会饱和而引发锁定效应，但在断开时电流集中的情况下，有因电流集中而引发锁定效应从而引起破坏的可能性。尤其，为了缩小晶片的大小而实现小型化，必须使电流密度增大，该情况下，避免断开时的破坏现象变得重要。

发明内容

本发明提供一种能够提高破坏耐量的半导体装置。

实施方式的半导体装置包括：第一电极；第二电极；第二导电型的第一半导体区域，其设置在所述第一电极与所述第二电极之间；第一导电型的第二半导体区域，其设置在所述第一半导体区域与所述第二电极之间；第二导电型的第三半导体区域，其设置在所述第二半导体区域与所述第二电极之间；第一导电型的第四半导体区域及第一导电型的第五半导体区域，其等设置在所述第三半导体区域与所述第二电极之间，沿着与从所述第一电极朝向所述第二电极的第一方向交叉的第二方向排列，并且所述第五半导体区域的杂质浓度低于所述第四半导体区域；以及第三电极，其隔着绝缘膜设置在所述第二半导体区域、所述第三半导体区域、所述第四半导体区域、及所述第五半导体区域。

附图说明

图1是表示第一实施方式的半导体装置的示意性立体图。

图2(a)～图2(c)是表示第一实施方式的半导体装置的示意性剖视图。

图3是表示第一实施方式的半导体装置的发射极区域40L及基底区域30间的杂质浓度分布的示意图。

图4(a)及图4(b)是表示参考例的半导体装置的动作的一例的示意性剖视图。

图5(a)及图5(b)是表示第一实施方式的半导体装置的动作的一例的示意性剖视图。

图6是表示第二实施方式的半导体装置的示意性立体图。

图7是表示第三实施方式的半导体装置的示意性立体图。

图8是表示第三实施方式的半导体装置的动作的一例的示意性剖视图。

图9是表示第四实施方式的半导体装置的示意性剖视图。

图10是表示第五实施方式的半导体装置的示意性剖视图。

具体实施方式

下面，一边参照附图，一边对实施方式进行说明。在下面的说明中，对相同的部件标附相同的符号，对已说明过一次的部件等适当地省略说明。

(第一实施方式)

图1是表示第一实施方式的半导体装置的示意性立体图。

图2(a)～图2(c)是表示第一实施方式的半导体装置的示意性剖视图。

此处，图2(a)中，表示沿着图1的A-A′线将半导体装置1沿着Z方向切断后的切断面。图2(b)中，表示沿着图1的B-B′线将半导体装置1沿着Z方向切断后的切断面。图2(c)中，表示沿着图1的C-C′线将半导体装置1沿着Z方向切断后的切断面。另外，图1中，未表示图2(a)～图2(c)中所示的发射电极11。

半导体装置1为上下电极构造的IGBT(Insulated Gate Bipolar Transistor)。半导体装置1包括集电极10(第一电极)以及发射电极11(第二电极)。在集电极10与发射电极11之间，设置着p⁺型的集电极区域20(第一半导体区域)。集电极区域20与集电极10欧姆接触。

在集电极区域20与发射电极11之间，设置着n^-型的基底区域21(第二半导体区域)。

在基底区域21与发射电极11之间，设置着p型的基底区域30(第三半导体区域)。基底区域30与发射电极11欧姆接触。

在基底区域30与发射电极11之间，设置着n⁺型的发射极区域40H(第四半导体区域)以及n型的发射极区域40L(第五半导体区域)。发射极区域40H与发射电极11欧姆接触。发射极区域40L与发射电极11欧姆接触或者萧特基接触。发射极区域40L与发射极区域40H邻接。