[发明专利]超结结构及其制备方法和半导体器件

说明书

技术领域

本发明涉及半导体领域，尤其涉及超结结构及其制备方法和半导体器件。

背景技术

诸如MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)等大功率半导体器件为了获得较高的击穿电压传统的做法是将用漂移区的掺杂浓度降低，而低掺杂浓度的漂移区又会使得器件的导通电阻很大，因此采用这样的方法使得器件在高击穿电压和低导通电阻这两个性能之间很难兼顾。

为了使半导体器件在获得较高击穿电压的同时又能获得较低的导通电阻，利用超结(super junction)结构作为漂移区替代传统的以单纯的外延层作为漂移区。所谓的超结结构就是交替排列的N型柱状体和P型柱状体的结构。图1为现有技术中采用超结结构作为漂移层的MOSFET。如图1所示，在N^-型外延层中形成多个相互分离的P型柱状体，两个相邻的P型柱状体之间为一个N型柱状体，这样交替排列在外延层中的P型柱状体和N型柱状体便形成了超结结构。该超结结构可以使得MOSFET既能获得高击穿电压又能获得低导通电阻。

当MOSFET的衬底上加电压时，会产生由漏极流向源极的电流，称为雪崩电流。由于P型柱状体为均匀掺杂，且一般位于P型柱状体顶端的P型井区(P-body)的掺杂浓度比均匀掺杂的P型柱状体浓度要高，因此雪崩电流会从P型井区的一侧流进P型井区，且会经过MOSFET器件的寄生三极管BJT的基区电阻R_B，使得基区电阻R_B上产生较大的压降，从而容易触发三极管导通，导通的寄生三极管会将雪崩电流放大而易烧坏器件。因此采用现有技术实现的超结结构作为半导体器件的漂移层，器件的抗雪崩电流的能力不能得到改善。

发明内容

有鉴于此，本发明的目的在于提供一种超结结构及其制备方法和半导体器件，以解决现有技术中采用常规超结结构的半导体器件的抗雪崩电流能力不强的问题。

根据本发明的第一方面，提供了一种超结结构，包括第一类型掺杂的外延层，所述外延层中具有多个相互分离的第二类型掺杂的第一柱状体，每两个相邻的所述第一柱状体之间的所述外延层为一个第二柱状体，交替排列的所述第一柱状体和所述第二柱状体形成超结结构；

每一所述第一柱状体由下而上分为第一子柱状体和第二子柱状体，所述第一子柱状体的掺杂浓度大于所述第一柱状体的平均掺杂浓度，所述第二子柱状体的掺杂浓度小于所述平均掺杂浓度；

其中，所述平均掺杂浓度是指，当所述第一柱状体掺杂浓度均匀，使所述第一柱状体中的掺杂杂质总量等于所述第二柱状体中的掺杂杂质总量时，所述第一柱状体的掺杂浓度。

优选的，所述第一类型掺杂为N型掺杂，第二类型掺杂为P型掺杂。

根据本发明的第二方面，提供了一种半导体器件，包括一半导体衬底、如本发明第一方面提供的所述的超结结构、第二类型掺杂的井区、第一类型掺杂的源区、栅氧化层和多晶硅栅极、表面金属层和背面金属层；

所述超结结构位于所述半导体衬底之上；

所述井区与所述第一柱状体的顶端和部分所述第二柱状体的顶端相接触；

所述源区位于所述井区的表面；

所述栅氧化层位于所述第二柱状体、部分所述井区以及部分所述源区之上；

所述多晶硅栅极位于所述栅氧化层之上；

所述表面金属层与所述源区相接触，所述背面金属层位于所述半导体衬底之下，并与所述半导体衬底相接触。

优选的，还包括所述第二柱状体的延伸部分，所述第二柱状体的延伸部分位于所述第二柱状体上方以及所述栅氧化层的下方，且位于所述井区之间。

优选的，所述半导体器件还包括接触区，所述接触区位于所述井区的表面，所述表面金属层与所述源区及所述接触区相接触。

根据本发明的第三方面，提供了一种半导体器件，包括第一半导体层、如如本发明第一方面提供的所述的超结结构和位于所述超结结构之上的第二半导体层，当所述第一半导体层为第一类型掺杂的半导体层时，所述第二半导体层为第二类型掺杂的半导体层，当所述第一半导体层为第二类型掺杂的半导体层时，所述第二半导体层为第一类型掺杂的半导体层。

根据本发明的第四方面，提供了一种如本发明第一方面提供的所述的超结结构的制备方法，包括如下步骤：

形成第一类型掺杂的外延层；

在所述外延层中形成多个相互分离的第二类型掺杂的第一子柱状体区，所述第一子柱状体区的掺杂浓度为第一浓度；