[发明专利]硅控整流器ESD保护结构

说明书

技术领域

本发明涉及集成电路领域，特别是涉及一种硅控整流器ESD保护结构。

背景技术

静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在至少两个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。

硅控整流器(SCR)具有触发电压可调ESD保护能力强和面积小的优点。在实际应用中，硅控整流器比金属-氧化物-半导体场效应管有着更强的静电泄放能力，在同等条件下，硅控整流器的静电泄放能力是MOSFET的5～7倍。不过硅控整流器开启后位置电压(骤回电压)比较低，被意外出发后闩锁的风险较大，因此不能单独被选作ESD保护器件，特别是不能作为电源和地之间的ESD保护器件。

发明内容

本发明要解决的技术问题是提供一种能调节静电保护触发电压，能提高硅控整流器开启后过低的骤回电压，能避免瞬态闩锁效应的发生的硅控整流器ESD保护结构。

为解决上述技术问题，本发明的硅控整流器，包括：

一硅控整流器其接地端通过并联的MOS管和第一电阻接地，所述MOS管栅极通过第二电阻接地；

所述硅控整流器包括：位于P型阱顶端被P型阱隔离开的第一P+扩散区和第一N+扩散区，位于N型阱顶端被N型阱隔离开的第二P+扩散区和第二N+扩散区；第一P+扩散区和第一N+扩散区相连形成所述所述硅控整流器的接地端，第二P+扩散区和第二N+扩散区相连形成所述所述硅控整流器的静电端。

其中，所述MOS管为NMOS管，该NMOS管源极连接地，漏极连接所述硅控整流器的接地端，栅极通过第二电阻接地。

其中，所述MOS管为PMOS管，该PMOS管漏极连接地，源极连接所述硅控整流器的接地端，栅极通过第二电阻接所述硅控整流器的接地端。

其中，所述硅控整流器其接地端通过MOS管串接地，所述MOS管串与第一电阻形成并联，所述MOS管串各MOS管的栅极相连并通过第二电阻接地。

其中，所述MOS管串由至少两个源漏串联的NMOS管组成；

所述NMOS管串的第一个NMOS管的漏极连接所述硅控整流器的接地端，所述NMOS管串的第一个NMOS管的源极连接其他NMOS管的漏极；

所述NMOS管串的最后一个NMOS管的漏极连接其他NMOS管的源极，所述NMOS管串的最后一个NMOS管的源极连接地。

其中，所述MOS管串由至少两个源漏串联的PMOS管组成；

所述PMOS管串的第一个PMOS管的源极连接所述硅控整流器的接地端，所述PMOS管串的第一个PMOS管的漏极连接其他PMOS管的源极；

所述PMOS管串的最后一个PMOS管的源极连接其他PMOS管的漏极，所述PMOS管串的最后一个PMOS管的漏极连接地。

当本发明硅控整流器静电端有ESD静电时，硅控整流器接地端因为通过第一电阻和地相连处于0电位。随着静电端电压升高，会使得硅控整流器开启进入导通态，静电电流通过硅控整流器和第一电阻流向地端，此时在第一电阻上的电压降会抬升硅控整流器接地端电位，使MOS管的寄生BJT(三极管)开启，至此整个结构开始泄放ESD电流。本发明的触发电压基本上由硅控整流器决定，而开启后的维持电压等于硅控整流器本身维持电压和其所串联的MOS结构的维持电压之和。本发明的硅控整流器ESD保护结构能作为电源和地之间的ESD保护器件。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明硅控整流器的结构示意图。

图2图1硅控整流器的等效电路图。

图3是本发明ESD保护结构第一实施例示意图。

图4是本发明ESD保护结构第二实施例示意图。

图5是本发明ESD保护结构第三实施例示意图。

图6是本发明ESD保护结构第四实施例示意图。

附图标记说明

1 是P型阱

2 是N型阱

3 是第一P+扩散区

4 是第一N+扩散区

5 是第二P+扩散区

6 是第二N+扩散区

N1 是NMOS管

Rpw、Rnw 是等效电阻

Vbp、Vbn 是等效电压