[发明专利]微处理器以及选择性解压缩微程序码的相关方法

说明书

技术领域

本发明有关于选择性压缩以及解压缩微程序码指令。

背景技术

现代先进的微处理器通常包括执行复杂及/或微处理器指令集架构的不常执行的指令微程序码。以微程序码实现指令集架构一些指令的好处为可降低微处理器其他功能单元(如执行单元)的复杂度。当指令集架构的指令数目以及复杂度增加时也需要微程序码，基于这项需求，微处理器会额外以非易失性存储器(如只读存储器(ROM))来储存微程序码。然而，增加存储器会消耗微处理器的实体资源，而这个问题将随着多核微处理器的核数目增加而加剧，因其中每一个核皆具有存储器用以储存微程序码。

发明内容

本发明提出一种微处理器。上述微处理器包括一或多个存储器，每一上述的一或多个存储器用以持有多个微程序码指令。至少一第一上述存储器用以提供多个压缩微程序码指令的M位宽微程序码字组，至少一第二上述存储器用以提供多个未压缩微程序码指令的N位宽微程序码字组，M以及N为大于零的整数，且N大于M。微处理器也包括一解压缩单元，在上述压缩微程序码指令自至少一上述第一存储器存取之后以及在上述压缩微程序码指令被执行之前，上述解压缩单元用以解压缩上述压缩微程序码指令。

本发明还提出一种选择性解压缩微程序码的方法。上述选择性解压缩微程序码的方法包括接收来自一存储器的一第一N位宽微程序码字组。上述选择性解压缩微程序码的方法也包括，判断上述第一N位宽微程序码字组的一既定部分是否为一既定数值。上述选择性解压缩微程序码的方法也包括，若上述既定部分并非上述既定数值，解压缩上述第一N位宽微程序码字组而产生一M位宽微程序码字组，其中M及N为大于零的整数，且M大于N。上述选择性解压缩微程序码的方法也包括，若上述既定部分为上述既定数值，接收来自上述存储器的一第二N位宽微程序码字组，并组合部分的上述第一N位宽微程序码字组以及上述第二N位宽微程序码字组而产生上述M位宽微程序码字组。

本发明还提出一种产生选择性压缩微程序码的方法。上述产生选择性压缩微程序码的方法包括接收一来源码，上述来源码包括多个微程序码组合语言指令，其中部分的上述微程序码组合语言指令的每一个皆以上述来源码的一指示所标示。产生选择性压缩微程序码的方法也包括，对于上述微程序码组合语言指令的每一个，若并非以上述指示所标示，则产生上述微程序码组合语言指令的一单一字组压缩二进制表示式，若由上述指示所标示，则产生上述微程序码组合语言指令的一多字组未压缩二进制表示式。

本发明还提出一种产生描述方法，适用于产生一解压缩微程序码装置的一描述。上述产生描述方法包括，接收一来源码，其中上述来源码包括多个微程序码组合逻辑语言指令。上述产生描述方法也包括，对于上述微程序码组合逻辑语言指令的每一个，产生一未压缩二进制表示式。上述产生描述方法也包括，对于上述微程序码组合语言指令的每一唯一指令，产生上述唯一指令的对应的上述未压缩二进制表示式的部分对应至一压缩二进制表示式的一对应关系。

本发明还提出一种微处理器。上述微处理器包括多个存储器，上述存储器的每一个用以持有多个微程序码指令。上述存储器的至少一第一存储器用以提供多个压缩微程序码指令的多个M位宽微程序码字组，并且上述存储器的至少一第二存储器用以提供多个未压缩微程序码指令的多个N位宽微程序码字组，其中M以及N为大于零的整数，且N大于M。上述微处理器也包括一解压缩单元，在上述压缩微程序码指令自至少上述第一存储器存取之后且于执行上述压缩微程序码指令之前，上述解压缩单元用以解压缩上述压缩微程序码指令。

本发明还提出一种选择性解压缩微程序码的方法，上述选择性解压缩微程序码的方法适用于解压缩具有多个存储器的一微处理器中的多个微程序码指令，上述存储器的每一个用以持有上述微程序码指令。上述选择性解压缩微程序码的方法包括，自上述存储器的至少一第一存储器存取上述压缩微程序码指令的多个M位宽微程序码字组。上述选择性解压缩微程序码的方法也包括，自上述存储器的至少一第二存储器存取多个未压缩微程序码指令的多个N位宽微程序码字组，其中M以及N是大于零的整数且N大于M。上述选择性解压缩微程序码的方法也包括，解压缩自上述第一存储器所存取的上述压缩微程序码指令。上述选择性解压缩微程序码的方法也包括，传送上述未压缩微程序指令而不需解压缩。