[发明专利]信息处理装置及数据构造

说明书

本发明提供一种通过在高速缓冲存储器上仅保持、管理非零数据从而能够抑制存储器使用量及带宽的信息处理及数据构造。实施方式的信息处理装置具有输入部、存储部、读控制部和写控制部。对输入部输入读请求及写请求。在存储部中存储有管理信息。在读请求被输入时，读控制部从存储部读取包括管理信息的读数据，参照管理信息，仅输出在块行的规定范围中包含的非零数据。写控制部仅将非零数据写入存储部，并且更新以下管理信息：从比规定范围小的位置开始的连续的非零数据中的、从最大的位置开始的连续的非零数据的开始位置向前1个的管理信息、在规定范围中保存的最后的管理信息和规定范围的最后的管理信息。

本申请基于2014年3月13日提出的日本专利申请第2014－050584号并主张其优先权，这里引用其全部内容。

技术领域

本发明的实施方式涉及信息处理装置及数据构造。

背景技术

以往，在矩阵元素的大部分是0的稀疏矩阵中，有想要仅通过将非零成分保持在存储器中来抑制存储器的使用量及带宽的要求。目前，通过使用软件的稀疏矩阵管理库，实现了仅管理非零成分的值和其位置信息而抑制存储器的使用量及带宽的要求。

但是，这些处理由于通过软件进行，所以当对非零成分访问时存在较大的开销。此外，当对稀疏矩阵访问时，如果不进行依据各个库的数据管理方法的访问，则花费大量的时间，所以不能与由通常的2维排列构成的矩阵同样地进行访问，是不方便的。以往，存在进行管理以使得在DRAM上仅能够保持非零成分的硬件，但是有改写时的处理较复杂、开销较大的问题。

另一方面，通常处理器或硬件引擎的处理速度比DRAM等的主存储器的数据供给能力高，所以有时使用将其性能差填补的高速缓冲存储器。高速缓冲存储器是比主存储器更高速的SRAM等的存储器，在数据阵列上暂时存储数据。处理器通过对高速缓冲存储器上的数据进行访问，能够高速地进行处理。

在数据阵列上没有数据的情况下，高速缓冲存储器以比访问的数据尺寸大的高速缓存行尺寸(cache line size)(例如256字节)为单位从主存储器取得数据。通过以较大的单位对主存储器访问，实现向主存储器的访问高效率化。另一方面，在数据阵列上有数据的情况下，高速缓冲存储器能够不从主存储器取得数据而从数据阵列返回数据，所以处理器或硬件引擎能够高速地对数据进行访问。

发明内容

实施方式提供一种通过在高速缓冲存储器上仅保持、管理非零数据从而能够抑制存储器使用量及带宽的信息处理及数据构造。

技术方案的信息处理装置，具有：

输入部，输入针对块行的规定范围的、读请求及写请求，上述块行具备至少大于等于1个的块，上述块由大于等于1个的元素构成；

存储部，在1个块中的全部元素为零的零数据的区域中，存储有管理信息，上述管理信息保存着在1个块中非零元素大于等于1个的非零数据连续的数量、以及表示到下个非零数据的距离的信息；

读控制部，在上述读请求被输入时，从上述存储部读取包括上述管理信息的读数据，参照上述管理信息，仅输出在上述块行的规定范围中包含的上述非零数据；以及

写控制部，在上述写请求被输入时，仅将上述数据中的在1个块中有大于等于1个非零元素的非零数据写入存储部，并且更新以下管理信息：从比上述规定范围小的位置开始的连续的非零数据中的、从最大的位置开始的上述连续的非零数据的开始位置向前1个的管理信息；在上述规定范围中保存的最后的管理信息；以及上述规定范围的最后的管理信息。

此外，实施方式的数据构造是，

具备至少大于等于1个的块在内的块行的数据构造，上述块由大于等于1个的元素构成，

在1个块中的全部元素为零的零数据的区域中，保存有管理信息，上述管理信息表示在1个块中非零元素大于等于1个的非零数据连续的数量、以及到下个非零数据的距离。