[发明专利]一种3D封装结构及其工艺方法

说明书

技术领域

本发明涉及一种3D封装结构及其工艺方法，属于集成电路或分立元件封装技术领域。

背景技术

在现代电子产品中，随芯片的高度集成，功率越来越大，怎样降低电阻率，避免多余的电流消耗是一个必须解决的问题。常规工艺中需要尽量在一个场效应管上打很多的焊线，而且线径越粗越好，以此来达到降低电阻率的效果，但是焊线的密集性增加了打线困难，并且焊线和基板的接触会产生相应的接触电阻，而且有时焊线的数量不够也导致降低电阻率的效果不明显。

发明内容

本发明的目的在于克服上述不足，提供一种3D封装结构及其工艺方法，它在场效应管上形成铜凸块，在引脚上电镀出铜柱，模塑包封后通过研磨减薄将铜凸块和铜柱进行重布线电性连接，解决常规工艺焊线无法有效降低电阻率的问题，同时电镀线路层可以电镀大面积的金属用作导热，增强导热功能。

本发明的目的是这样实现的：一种3D封装结构，它包括基板，所述基板上设置有控制芯片、铜柱和场效应管，所述铜柱设置于基板的引脚上，所述控制芯片和场效应管栅极之间以及控制芯片与基板之间通过金属线相连接，所述场效应管表面设置有铜凸块，所述控制芯片、铜柱、场效应管和铜凸块外围区域包封有一次塑封料，所述铜柱、铜凸块和一次塑封料顶部齐平，所述一次塑封料表面设置有线路层，所述线路层连接于铜柱和铜凸块顶部之间，所述线路层外围区域设置有二次塑封料。

一种3D封装结构的工艺方法，所述方法包括如下步骤：

步骤一、取一基板；

步骤二、在基板表面引脚位置电镀铜柱，为之后的电性连接做准备；

步骤三、在基板表面装上控制芯片和场效应管，其中场效应管表面制作有铜凸块；

步骤四、将控制芯片与场效应管栅极之间以及控制芯片与基板之间进行焊线连接；

步骤五、对基板正面进行塑封料塑封作业；

步骤六、对塑封料上表面进行研磨，露出铜凸块和铜柱；

步骤七、在塑封料表面进行金属化处理；

步骤八、在经过金属化处理的塑封料表面电镀线路层连接铜凸块和铜柱；

步骤九、通过微蚀方式除去多余的金属化层；

步骤十、对塑封料表面的电镀线路层进行二次塑封。

一种3D封装结构，它包括基板，所述基板上设置有控制芯片、铜柱和场效应管，所述铜柱设置于基板的引脚上，所述控制芯片和场效应管栅极之间以及控制芯片与基板之间通过金属线相连接，所述场效应管表面设置有铜凸块，所述控制芯片、铜柱、场效应管和铜凸块外围区域包封有一次塑封料，所述铜柱、铜凸块和一次塑封料顶部齐平，所述一次塑封料表面设置有线路层，其中部分线路层连接于铜柱和铜凸块顶部之间，部分线路层上设置有第二芯片，所述第二芯片表面与线路层之间通过金属线相连接，所述线路层、第二芯片和金属线外围区域设置有二次塑封料。

一种3D封装结构的工艺方法，所述方法包括如下步骤：

步骤一、取一基板；

步骤二、在基板表面引脚位置电镀铜柱，为之后的电性连接做准备；

步骤三、在基板表面装上控制芯片和场效应管，其中场效应管表面制作有铜凸块；

步骤四、将控制芯片与场效应管栅极之间以及控制芯片与基板之间进行焊线连接；

步骤五、对基板正面进行塑封料塑封作业；

步骤六、对塑封料上表面进行研磨，露出铜凸块和铜柱；

步骤七、在塑封料表面进行金属化处理；

步骤八、在经过金属化处理的塑封料表面电镀线路层，其中部分线路层用于连接铜凸块和铜柱，部分线路层为后续的装片打线作基础；

步骤九、通过微蚀方式除去多余的金属化层；

步骤十、在步骤八电镀的线路层上进行装片打线；

步骤十一、对塑封料表面的电镀线路层以及芯片进行二次塑封。

所述步骤七~步骤十一重复进行多次。

所述功率场效应晶体管器件表面可以事先做好铜凸块后再进行装片，也可以先将功率场效应晶体管器件装片后再在其表面制作铜凸块。

与现有技术相比，本发明具有以下有益效果：

1、本发明一种3D封装结构及其工艺方法，它用电镀线路取代了焊线的工艺，线路比普通焊线粗，降低线阻，明显降低电阻率；

2、本发明的电镀线路工艺成本低且省去了功率管上的大量焊线，同时电镀线路可以电镀大面积金属用作导热，从而增强导热功能；

3、本发明可以根据功率需求，设计电镀线路的粗细，使得电流消耗小，达到省电的效果。

附图说明

图1~图10为本发明一种3D封装结构的工艺方法实施1的各工序示意图。