[发明专利]描绘方法以及描绘装置

说明书

技术领域

本发明涉及一种对设置在描绘对象物的多个描绘区域照射光而进行描绘的描绘方法以及描绘装置，特别是涉及一种调整对描绘对象物的描绘位置的技术。

背景技术

作为在例如半导体晶片(wafer)等基板形成保护层或配线图案(pattern)的方法，有通过照射光而进行描绘的技术。在该技术中，将形成着感光层的基板作为描绘对象物，对描绘对象物照射基于描绘数据(data)调制后的光，而对感光层进行曝光。这时，必须调整用来对描绘对象物的适当位置进行描绘的描绘位置，到目前为止也提出了用来进行所述调整的技术。

例如日本专利特开2012-074615号公报中记载的技术是在预先形成在基板的基底图案上重叠地新形成描绘图案，且谋求消除因处理过程中的基板的伸缩或变形而引起的基底图案与描绘图案的位置偏移。也就是说，在该技术中，预先对矢量(vector)形式的设计数据进行栅格化(rasterize)处理而制成游程长度(run-length)数据，一面基于基底图案的位置检测结果而针对每一描绘单位修正数据一面供于描绘，由此进行所要描绘的图案与基底图案的位置对准而不会导致处理时间减少。

并且，这种作为描绘对象物的基板通常是在一片晶片(wafer)制作出多个芯片(chip)区域的单片(monolithic)结构，但例如日本专利第4724988号公报中所记载那样，也有将预先分开形成的多个芯片事后排列在基板上而制成的伪晶片(wafer)成为描绘对象物的情况。

发明内容

[发明要解决的课题]

在单片结构的晶片(wafer)中，多个芯片区域原本便是作为一体而制成的，因此多个芯片区域间几乎不产生相对的位置偏移，所述日本专利特开2012-074615号公报中记载的技术也以此为前提。另一方面，在日本专利第4724988号公报中所记载的伪晶片(wafer)中，在晶片(wafer)上芯片单位之间会产生相对较大的位置偏差。因此，有通过描绘时简单的晶片(wafer)位置的调整、或日本专利特开2012-074615号公报中记载的修正处理而无法应对的情况，在该情况下，必须针对每一芯片检测位置并依照所述位置制成描绘数据。因此，从晶片(wafer)供于描绘到描绘完成为止需要相对较长的时间，但原理上可以应对任一种芯片配置。

如上所述，供于描绘的描绘对象物的变形的大小多种多样，从而适于该变形的修正方法也多种多样。然而，到目前为止的技术中，只应用根据所假定的变形的大小而预先规定的修正技术，还未针对每一描绘对象物应用最适的修正处理。从而，有如下问题：未进行充分的位置对准而产生描绘位置偏移，或因执行不必要的处理而导致制程时间(tact time)变长。

本发明是鉴于所述课题而完成的，目的在于提供如下技术：在对设置在描绘对象物的多个描绘区域照射光而进行描绘的描绘方法及描绘装置中，通过执行与描绘对象物的变形相应的最适的位置对准处理，而可以减少处理时间的浪费，且高精度地进行已调整描绘位置的描绘。

[解决课题的手段]