[发明专利]自触发堆叠STSCR‑LDMOS高压ESD保护电路

说明书

技术领域

本发明属于电子技术领域，具体涉及半导体集成电路芯片的静电释放(ElectroStatic Discharge，简称为ESD)保护电路设计技术，尤指一种自触发堆叠STSCR-LDMOS(内嵌有横向扩散金属氧化物半导体场效应晶体管LDMOS的Substrate-Trigger Silicon Controlled Rectifier，简称STSCR-LDMOS)的高压ESD保护电路。

背景技术

芯片生产、封装、测试、存放、搬运过程中，静电放电(ElectroStatic Discharge，简称为ESD)作为一种不可避免的自然现象而普遍存在。随着集成电路工艺特征尺寸的减小和各种先进工艺的发展，芯片被ESD现象损毁的情况越来越普遍，有关研究调查表明，集成电路失效产品的30％都是由于遭受静电放电现象所引起的。因此，使用高性能的ESD防护器件对芯片内部电路加以保护显得十分重要。

STSCR(Substrate-Trigger Silicon Controlled Rectifier)是常见的ESD保护器件之一，与普通SCR一样，具有抗ESD能力强等优点。图1为传统的STSCR ESD保护器件的剖面图，如图1所示，传统的STSCR ESD保护器件包括：P型衬底101、N型阱区102、第一P型重掺杂区104、第二P型重掺杂区105、第三P型重掺杂区107、第一N型重掺杂区103、第二N型重掺杂区106。N型阱区102、第二P型重掺杂区105、第二N型重掺杂区106和第三P型重掺杂区107位于P型衬底101之上，而第二P型重掺杂区105位于N型阱区102和第二N型重掺杂区106之间，第二N型重掺杂区106位于第二P型重掺杂区105和第三P型重掺杂区107之间，第一N型重掺杂区103和第一P型重掺杂区104位于N型阱区102之上，第一P型重掺杂区104位于第一N型重掺杂区103和第二P型重掺杂区105之间。其内部寄生结构包含一个寄生PNP三极管Q₁(由第一P型重掺杂区104、N型阱区102和P型衬底101组成)、一个寄生NPN三极管Q₂(由第二N型重掺杂区106、P型衬底101和N型阱区102组成)以及第二P型重掺杂区105和第三P型重掺杂区107之间P型衬底101上的等效衬底电阻R。第一P型重掺杂区103和第一N型重掺杂区104接阳极，第二P型重掺杂区105接P-trig的电位，第二N型重掺杂区106和第三P型重掺杂区107接阴极。当阳极出现ESD脉冲时，如果此时P-rig端有电流注入，电流将会经过衬底电阻R，流向阴极的第一P型重掺杂区，当电流足够大时，加在电阻R上的压降使得等效三极管Q₂的发射结正偏，从而开启三极管Q₂，而Q₂的集电极电流将为Q₁的基极提供电流，Q₁导通后其集电极电流将为Q₂提供基极电流，最终Q₁、Q₂形成正反馈，SCR结构导通以泄放ESD电流。

STSCR作为SCR的一种，不仅具有SCR强电流泄放能力的优点，还具有触发电压低的优点，因此非常适合作为低压ESD保护器件。然而，STSCR如果作为高压ESD保护器件，STSCR非常低的维持电压会导致其在用作电源钳位时容易发生latch-up(闩锁)效应，在ESD泄放完成后，电源持续放电，最终烧坏器件。因此，如何提高STSCR结构的维持电压成为了STSCR器件作为高压ESD保护器件研究的难点。

发明内容

本发明针对背景技术存在的缺陷，提出了一种自触发堆叠STSCR-LDMOS的高压ESD保护电路，该电路通过第一个STSCR-LDMOS击穿并触发堆叠STSCR-LDMOS，在不增加触发电压的基础上，有效提高了维持电压。

本发明的技术方案如下：

一种STSCR-LDMOS器件，如图2，包括P型衬底201、高压N型阱区202、P型阱区203、第一P型重掺杂区205、第二P型重掺杂区206、第三P型重掺杂区208、第一N型重掺杂区204、第二N型重掺杂区207、多晶硅209、场氧211和栅氧212；