[发明专利]半导体装置的制造方法及半导体装置在审
| 申请号： | 201410452584.6 | 申请日： | 2014-09-05 |
| 公开（公告）号： | CN104716053A | 公开（公告）日： | 2015-06-17 |
| 发明（设计）人： | 高野勇佑;井本孝志;渡部武志;本间庄一;涩谷克则 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L21/56 | 分类号： | H01L21/56;H01L23/31 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 张世俊 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【权利要求书】：
1.一种半导体装置的制造方法，其特征在于包括如下步骤：将半导体芯片搭载在配线基板；
以将所述半导体芯片密封的方式，形成含有无机填充材料的密封树脂层；
通过干式蚀刻去除所述密封树脂层的一部分，直至所述无机填充材料的一部分露出为止；以及
以至少覆盖所述密封树脂层的方式形成屏蔽层。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述干式蚀刻为溅射蚀刻，
形成所述屏蔽层的步骤是通过溅镀而进行。
3.一种半导体装置的制造方法，其特征在于包括如下步骤：将半导体芯片搭载在配线基板；
以将半导体芯片密封的方式，形成含有无机填充材料的密封树脂层；
通过溅射蚀刻将所述密封树脂层的一部分从表面去除至2.5nm以上且小于7.5nm的深度为止；以及
通过溅镀以至少覆盖所述密封树脂层的方式形成屏蔽层。
4.根据权利要求2或3所述的半导体装置的制造方法，其特征在于：在去除所述密封树脂层的一部分的步骤中，在所述密封树脂层的表面整体灰化前进行所述溅射蚀刻。
5.一种半导体装置，其特征在于包括：配线基板，具有第1面及第2面；
半导体芯片，设置在所述第1面上；
外部连接端子，设置在所述第2面上；
密封树脂层，以将所述半导体芯片密封的方式设置在所述第1面上，且含有在表面露出的无机填充材料；以及
屏蔽层，以至少覆盖所述密封树脂层的方式设置，且与所述露出的无机填充材料相接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝;，未经株式会社东芝;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410452584.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
