[发明专利]一种移位寄存器、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块；其中，

所述第一时钟输入控制模块，用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点；在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点；所述第一节点连接所述第一时钟输入控制模块和所述驱动模块；

所述驱动模块，用于在所述第一节点接收到所述低电平电压或低电平的所述第一时钟信号时，将扫描触发信号提供给第二节点；在所述第一节点接收到高电平的所述第一时钟信号时，阻止所述扫描触发信号输入到所述驱动模块，并使所述第二节点的电压保持为上一时间段时所述第二节点的电压；所述第二节点连接所述驱动模块、所述第二时钟输入控制模块、所述输出模块、以及用于输出所述第二节点的电压的第二输出端；

所述预置模块，用于当所述第一扫描信号和所述第二扫描信号均为有效脉冲信号时，在使能信号的控制下，将参考电压提供给所述驱动模块，以使所述驱动模块控制所述第二节点的电压等于所述参考电压的反相电压；

所述第二时钟输入控制模块，用于在所述第二节点的电压的控制下，将所述第二时钟信号提供给所述输出模块；

所述输出模块，用于在所述第二节点的电压和所述第二时钟信号的控制下通过第一输出端输出栅极驱动信号。

2.如权利要求1所述的移位寄存器，其特征在于，所述第一时钟输入控制模块，具体包括：

第一输入控制子模块，用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点；

第二输入控制子模块，用于在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点。

3.如权利要求2所述的移位寄存器，其特征在于，所述第一输入控制子模块，具体包括：第一传输门、第二传输门、第一反相器和第二反相器；其中，

所述第一传输门的输入端与所述第二传输门的输入端相连，并接收所述第一时钟信号，所述第一传输门的输出端分别与所述第二传输门的输出端和所述第一节点相连，所述第一传输门的正相控制端接收所述第一扫描信号，并与所述第一反相器的输入端相连，所述第一传输门的反相控制端与所述第一反相器的输出端相连；

所述第二传输门的正相控制端分别与所述第二扫描信号和所述第二反相器的输入端相连，所述第二传输门的反相控制端与所述第二反相器的输出端相连。

4.如权利要求2所述的移位寄存器，其特征在于，所述第一输入控制子模块，具体包括：第一开关晶体管和第二开关晶体管；其中，

所述第一开关晶体管的栅极接收所述第一扫描信号，所述第一开关晶体管的源极与所述第二开关晶体管的源极相连，并接收所述第一时钟信号，所述第一开关晶体管的漏极分别与所述第二开关晶体管的漏极和所述第一节点相连；

所述第二开关晶体管的栅极接收所述第二扫描信号。

5.如权利要求2所述的移位寄存器，其特征在于，所述第二输入控制子模块，具体包括：第三开关晶体管和第四开关晶体管；其中，

所述第三开关晶体管的栅极接收所述第二扫描信号，所述第三开关晶体管的源极与所述低电平电压相连，所述第三开关晶体管的漏极与所述第四开关晶体管的源极相连；

所述第四开关晶体管的栅极接收所述第一扫描信号，所述第四开关晶体管的漏极与所述第一节点相连。

6.如权利要求1所述的移位寄存器，其特征在于，所述第二时钟输入控制模块，具体包括：第三传输门和第三反相器；其中，

所述第三传输门的输入端接收所述第二时钟信号，所述第三传输门的输出端与所述输出模块相连，所述第三传输门的正相控制端分别与所述所述第二节点和所述第三反相器的输入端相连，所述第三传输门的反相控制端与所述第三反相器的输出端相连。

7.如权利要求1所述的移位寄存器，其特征在于，所述第二时钟输入控制模块，具体包括：第五开关晶体管；其中，

所述第五开关晶体管的栅极与所述第二节点相连，所述第五开关晶体管的源极接收所述第二时钟信号，所述第五开关晶体管的漏极与所述输出模块相连。