[发明专利]一种半导体器件及其制造方法、电子装置有效

专利信息
申请号: 201410455906.2 申请日: 2014-09-09
公开(公告)号: CN105470134B 公开(公告)日: 2019-06-28
发明(设计)人: 赵猛 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L21/265;H01L29/78
代理公司: 北京市磐华律师事务所 11336 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体器件 及其 制造 方法 电子 装置
【权利要求书】:

1.一种半导体器件的制造方法,包括:

提供半导体衬底,在所述半导体衬底上形成有栅极结构,在所述栅极结构两侧的半导体衬底中分别形成有重掺杂漏区和重掺杂源区;在所述重掺杂漏区中形成具有非竖直侧壁轮廓的沟槽;

在所述沟槽的底部和侧壁下部形成掺杂材料层;

形成外延材料层,以填充所述沟槽的剩余部分;

在所述外延材料层的顶部形成硅化物层;

形成所述重掺杂漏区和所述重掺杂源区之前,还包括在所述栅极结构两侧的半导体衬底中依次形成低掺杂源/漏区和袋状区的步骤,所述袋状区离子注入的离子与所述低掺杂源/漏区注入的离子导电类型相反。

2.根据权利要求1所述的方法,其特征在于,所述沟槽为∑状或者倒三角形。

3.根据权利要求1所述的方法,其特征在于,所述沟槽的深度为3nm-100nm。

4.根据权利要求1所述的方法,其特征在于,形成所述沟槽的工艺步骤包括:在所述半导体衬底上形成露出所述重掺杂漏区的图案化的掩膜;通过先干法蚀刻再湿法蚀刻的工艺在所述重掺杂漏区中形成所述沟槽。

5.根据权利要求1所述的方法,其特征在于,对于所述半导体衬底中的NMOS区而言,所述掺杂材料层中的掺杂物质为硼或者氟硼,掺杂剂量为5.0×e18cm-3-1.0×e20cm-3;对于所述半导体衬底中的PMOS区而言,所述掺杂材料层中的掺杂物质为磷,掺杂剂量为5.0×e18cm-3-1.0×e20cm-3

6.根据权利要求1所述的方法,其特征在于,对于所述半导体衬底中的NMOS区而言,所述外延材料层的构成材料为硅或者碳硅;对于所述半导体衬底中的PMOS区而言,所述外延材料层的构成材料为硅或者锗硅。

7.根据权利要求1所述的方法,其特征在于,所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

8.一种采用权利要求1-7之一所述的方法制造的半导体器件。

9.一种电子装置,所述电子装置包括权利要求8所述的半导体器件。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410455906.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top