[发明专利]基于IGZO制程的栅极驱动电路

权利要求书

1.一种基于IGZO制程的栅极驱动电路，其特征在于，包括：级联的多个GOA单元，设N为正整数，第N级GOA单元包括：

上拉电路(200)，包括第一晶体管(T1)，该第一晶体管(T1)的栅极电性连接于第一节点(Q(N))，源极电性连接于第一时钟信号(CK)，漏极电性连接于输出端(G(N))，用来依据第一时钟信号(CK)在输出端(G(N))输出信号脉冲；

下传电路(300)，包括第二晶体管(T2)，该第二晶体管(T2)的栅极电性连接于第一节点(Q(N))，源极电性连接于第一时钟信号(CK)，漏极电性连接于驱动信号端(ST(N))，用来依据第一时钟信号(CK)，由驱动信号端(ST(N))输出驱动信号；

上拉控制电路(100)，包括第三晶体管(T3)，该第三晶体管(T3)的栅极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的驱动信号端(ST(N-1))，源极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的输出端(G(N-1))，漏极电性连接于第一节点(Q(N))，用来依据驱动信号端(ST(N-1))发出的驱动信号，导通上拉电路(200)；

下拉保持电路(500)，包括第一下拉保持电路(510)；所述第一下拉保持电路(510)包括：第四晶体管(T4)，其栅极电性连接于第一时钟信号(CK)，源极也电性连接于第一时钟信号(CK)，漏极电性连接于第二节点(P(N))；第五晶体管(T5)，其栅极电性连接于驱动信号端(ST(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第二负电位(VSS2)，用于在驱动信号端(ST(N))处于高电位时下拉第二节点(P(N))的电位；第六晶体管(T6)，其栅极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的驱动信号端(ST(N-1))，源极电性连接于第二节点(P(N))，漏极电性连接于第二负电位(VSS2)，用于在驱动信号端(ST(N-1))处于高电位时下拉第二节点(P(N))的电位；第七晶体管(T7)，其栅极电性连接于第二时钟信号(XCK)，源极电性连接于第一时钟信号(CK)，漏极电性连接于第二节点(P(N))；第八晶体管(T8)，其栅极电性连接于第二节点(P(N))，源极电性连接于输出端(G(N))，漏极电性连接于第一负电位(VSS1)；第九晶体管(T9)，其栅极电性连接于第二节点(P(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二负电位(VSS2)；第十晶体管(T10)，其栅极电性连接于第二节点(P(N))，源极电性连接于驱动信号端(ST(N))，漏极电性连接于第三负电位(VSS3)；

下拉电路(400)，包括：第十三晶体管(T13)，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端(ST(N+1))，源极电性连接于驱动信号端(ST(N))，漏极电性连接于第三负电位(VSS3)，用于在非作用期间拉低驱动信号端(ST(N))的电位，防止第五晶体管(T5)与第六晶体管(T6)在非作用期间产生漏电；第十五晶体管(T15)，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端(ST(N+1))，源极电性连接于第一节点(Q(N))，漏极电性连接于驱动信号端(ST(N))，用于在输出端(G(N))输出完成后迅速下拉第一节点(Q(N))的电位；

上升电路(600)，包括电容(Cb)，该电容(Cb)两端分别电性连接于第一节点(Q(N))与输出端(G(N))，用来二次抬升第一节点(Q(N))的电位，确保上拉电路(200)输出端(G(N))的正常输出；

该基于IGZO制程的栅极驱动电路中的TFT开关器件中的导通沟道为氧化物半导体导通沟道。

2.如权利要求1所述的基于IGZO制程的栅极驱动电路，其特征在于，所述栅极驱动电路的第一级连接关系中，第三晶体管(T3)的栅极与源极均电性连接于电路的启动信号(STV)。

3.如权利要求1所述的基于IGZO制程的栅极驱动电路，其特征在于，所述栅极驱动电路的最后一级连接关系中，第十三晶体管(T13)的栅极与第十五晶体管(T15)的栅极均电性连接于电路的启动信号(STV)。