[发明专利]超级结半导体器件制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种超级结半导体器件制造方法。

背景技术

超级结MOSFET(金氧半场效晶体管)器件采用新的耐压层结构-利用一系列的交替排列的P型和N型半导体薄层来在截止状态下在较低电压下就将P型N型区耗尽，实现电荷相互补偿，从而使P型N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。

如图1所示，是现有超级结半导体器件的结构示意图；图1所示超级结构半导体器件是一超级结MOSFET器件为例进行说明，以虚线AA’为界所述超级结半导体器件包括电流流动区201和终端区202，所述电流流动区201为有源区且是由多个MOSFET器件单元结构周期排列而成，终端区202不流动电流且终端区202围绕在所述电流流动区201的周侧并用于对所述电流电流区201的器件进行保护。超级结结构形成于N型硅外延层101中，包括交替排列的P柱即P型薄层102和N型薄层101a，P柱102由填充于深沟槽中的P型单晶硅组成，N型薄层101a由P柱102之间的所述N型硅外延层101组成。

在所述电流流动区201中，一个所述MOSFET器件单元结构中包括P阱104、源区105、栅氧106、多晶硅栅107、N型缓冲层111和N+接触层，所述P阱104通过光刻定义形成于所述N型薄层101a中且和所述P柱102邻接，所述源区105形成于所述P阱104中，所述栅氧106和所述多晶硅栅107依次叠加在所述所述N型硅外延层101表面形成平面栅结构，当然也能采用沟槽栅结构来替换。被所述多晶硅栅107所覆盖的所述P阱104的表面用于形成沟道以连接所述源区105和N型薄层101a，所述P阱104主要用于调节超级器件的阈值电压，即通过改变所述P阱104的掺杂浓度改变超级结器件的阈值电压；所述N型缓冲层111位于所述N型薄层101a的背面；源极109由正面金属图形组成且和所述源区105以及所述P柱102接触；漏极112由背面金属组成，所述N+接触层形成在所述N型缓冲层111和漏极112的接触位置处。

在所述终端区202中，也包括多个交替排列的所述N型薄层101a和所述P柱102组成的超级结结构；介质层108覆盖在所述终端区202的N型硅外延层101表面，介质层108在最内侧的所述P柱102的上方形成有一台阶结构，且在该台阶结构处覆盖有由正面金属图形组成的金属场板110，金属场板110还向台阶结构的外侧延伸并覆盖几个所述P柱102。在靠外侧的所述P柱102顶部连成形成有P型体区(body)103，在台阶结构的下方包括一个连接覆盖两个所述P柱102的P型体区103，所述P型体区103都需要采用光刻工艺定义，所述P型体区103能够提高器件在感性电路中应用时的电流处理能力。在所述终端区202中还能该设置多个多晶硅场板107a，多晶硅硅场板107a能够和所述多晶硅栅107同时形成。在所述终端区202的最外侧的所述P柱102的外侧的N型硅外延层101中还形成有沟道截止环105a，所述沟道截止环105a的掺杂条件和所述源区105相同。

如图2A至图2C所示，是现有超级结半导体器件制造方法中形成超级结的步骤中的器件结构图；现有超级结半导体器件制造方法中形成超级结的步骤包括：

首先、如图2A所示，采用光刻刻蚀工艺在所述N型硅外延层101中刻蚀形成深沟槽；光刻刻蚀时能够采用硬掩膜层113，这些需要先在所述N型硅外延层101表面形成硬掩膜层113，接着光刻刻蚀是依次刻蚀所述硬掩膜层113和所述N型硅外延层101。

其次、如图2A所示，在形成了所述深沟槽之后，进行外延生长形成P型单晶硅填充在所述深沟槽中并形成P柱102，外延生长的硅在所述深沟槽外部的所述硬掩膜层113表面为P型多晶硅102a。

接着、如图2B所示，采用化学机械研磨(CMP)工艺去除所述P型多晶硅102a。

接着、如图2C所示，去除所述硬掩膜层113。形成所述P型102和N型薄层101a交替排列的超级结结构。

如图1所示，在现有超级结半导体器件制造方法中，在形成所述超级结结构之后，需要采用光刻工艺定义出所述P型体区103的形成区域位置，采用光刻工艺不仅增加了光刻层次，从而造成成本较高，而且，光刻工艺定义的P型体区103无法完全和所述P柱102对准，即对准的精度有限。对于现有超级结平面栅结构的MOSFET器件，现有方法最少需要采用10块光罩即光刻掩膜版，分别为：