[发明专利]一种FinFET结构及其制造方法

权利要求书

1.一种U型FinFET器件结构，包括：

衬底(100)；

第一鳍片，所述第一鳍片包括第一沟道区(210)和位于第一沟道区上方的源区(211)，其中所述源区比所述第一沟道区更宽；

第二鳍片，所述第二鳍片与第一鳍片平行，包括第二沟道区(220)和位于第二沟道区上方的漏区(221)，其中所述漏区比所述第二沟道区更宽；

栅极叠层(300)，所述栅极叠层覆盖所述衬底和第一、第二沟道区(210、220)的侧壁；

隔离区(230)，所述隔离区(230)位于所述源区(211)和漏区(221)两侧，栅极叠层(300)上方，用于隔离源区、漏区和栅极叠层。

2.根据权利要求1所述的FinFET器件结构，其特征在于，所述第一沟道区(210)和第二沟道区(220)具有相同的高度、厚度和宽度。

3.根据权利要求1所述的FinFET器件结构，其特征在于，所述第一沟道区(210)和第二沟道区(220)之间的距离为5～50nm，所述源区(211)和漏区(221)之间的距离为5～30nm。

4.根据权利要求1所述的FinFET器件结构，其特征在于，所述源区(211)和漏区(221)为立方体结构。

5.根据权利要求1所述的FinFET器件结构，其特征在于，所述栅极叠层(300)与所述第一、第二沟道区(210、220)顶部平齐。

6.根据权利要求1所述的FinFET器件结构，其特征在于，所述栅极叠层(300)包括：界面层、高K介质层、金属栅功函数调节层以及多晶硅。

7.一种U型FinFET器件制造方法，包括：

a.提供衬底(100)；

b.在所述衬底上形成第一、第二沟道区(210、220)；

c.在所述第一、第二沟道区上方形成掩膜，在所述掩膜中形成源漏区空位；

d在所述源漏区空位中形成源漏区(211、221)；

e.在衬底上形成栅极叠层(300)，覆盖所述第一、第二沟道区；

f.在所述源漏区(211、221)两侧，栅极叠层(300)上方形成隔离区(230)。

8.根据权利要求7所述的制造方法，其特征在于，所述衬底(100)具有N型或P型掺杂，杂质浓度为1e10¹⁵cm^-2。

9.根据权利要求7所述的制造方法，其特征在于，所述第一、第二沟道区(210、220)由衬底刻蚀形成，具有与衬底(100)相同的掺杂类型和浓度分度。

10.根据权利要求7所述的制造方法，其特征在于，形成所述源漏区空位的方法为：

形成掩膜覆盖所述衬底和第一、第二沟道区，所述掩膜的顶部高于所述第一、第二沟道区的顶部，高出的距离等于源漏区的高度；

按照源漏区的形状将所述掩膜图形化，形成源漏区空位，使第一、第二沟道区的顶部暴露出来；其中，

所述掩膜的材料为二氧化硅和/或氮化硅。

11.根据权利要求7所述的制造方法，其特征在于，形成所述源漏区(211、221)的方法为：

以源漏区空位中暴露出的第一、第二沟道区顶部区域的材料为籽晶进行外延生长，填充源漏区空位。

12.根据权利要求11所述的制造方法，其特征在于，在外延生长的同时进行原位掺杂，掺杂的杂质类型为N或P型，浓度为1e10¹⁷～1e10¹⁹cm^-2。