[发明专利]一种FinFET结构及其制造方法

说明书

本发明提供了一种FinFET结构及其制造方法，包括：衬底；第一鳍片，所述第一鳍片包括第一沟道区和位于第一沟道区上方的源区，其中所述源区比所述第一沟道区宽；第二鳍片，所述第二鳍片与第一鳍片平行，包括第二沟道区和位于第二沟道区上方的漏区，其中所述漏区比所述第二沟道区宽；栅极叠层，所述栅极叠层覆盖所述衬底和第一、第二沟道区的侧壁；隔离区，所述隔离区位于所述源区和漏区两侧，栅极叠层上方，用于隔离源区、漏区和栅极叠层。本发明在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。

技术领域

本发明涉及一种半导体器件制造方法，具体地，涉及一种FinFET制造方法。

技术背景

摩尔定律指出：集成电路上可容纳的晶体管数目每隔18个月增加一倍，性能也同时提升一倍。目前，随着集成电路工艺和技术的发展，先后出现了二极管、MOSFET、FinFET等器件，节点尺寸不断减小。然而，2011年以来，硅晶体管已接近了原子等级，达到了物理极限，由于这种物质的自然属性，除了短沟道效应以外，器件的量子效应也对器件的性能产生了很大的影响，硅晶体管的运行速度和性能难有突破性发展。因此，如何在在无法减小特征尺寸的情况下，大幅度的提升硅晶体管的性能已成为当前亟待解决的技术难点。

发明内容

本发明提供了一种U型FinFET结构及其制造方法，在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。具体的，该结构包括：

衬底；

第一鳍片，所述第一鳍片包括第一沟道区和位于第一沟道区上方的源区，其中所述源区比所述第一沟道区宽；

第二鳍片，所述第二鳍片与第一鳍片平行，包括第二沟道区和位于第二沟道区上方的漏区，其中所述漏区比所述第二沟道区宽；

栅极叠层，所述栅极叠层覆盖所述衬底和第一、第二沟道区的侧壁；

隔离区，所述隔离区位于所述源区和漏区两侧，栅极叠层上方，用于隔离源区、漏区和栅极叠层。

其中，所述第一沟道区和第二沟道区具有相同的高度、厚度和宽度。

其中，所述第一沟道区和第二沟道区之间的距离为5～50nm，所述源区和漏区之间的距离为5～30nm。

其中，所述源区和漏区为立方体结构。

其中，所述栅极叠层与所述第一、第二沟道区顶部平齐。

其中，所述栅极叠层包括：界面层、高K介质层、金属栅功函数调节层以及多晶硅。

相应的，本发明还提供了一种U型FinFET器件制造方法，包括：

a.提供衬底；

b.在所述衬底上形成第一、第二沟道区；

c.形成掩膜覆盖所述第一、第二沟道区下方，暴露出所述第一、第二沟道区上半部分；

d.以未被掩膜覆盖的第一、第二沟道区为籽晶，外延形成源漏区，并去除掩膜；

e.在衬底上形成栅极叠层，覆盖所述第一、第二沟道区；

f.在所述源漏区两侧，栅极叠层上方形成隔离区。

其中，所述衬底具有N型或P型掺杂，杂质浓度为le10¹⁵cm^-2。

其中，所述第一、第二沟道区由衬底刻蚀形成，具有与衬底相同的掺杂类型和浓度分度。