[发明专利]用于光纤链路的差分CMOS TIA

说明书

本发明涉及用于光纤链路的差分COMS TIA。提供了一种跨阻抗放大器(TIA)装置。该装置包括耦接至具有第一和第二TIA的差分TIA的光电二极管，在其之后是电平移位/差分放大器(LS/DA)。光电二极管分别耦接在第一和第二TIA的第一和第二输入端子之间。LS/DA分别可耦接至第一和第二TIA的第一和第二输出端子。TIA装置包括包含多个CMOS单元的半导体衬底，可使用28nm的加工技术将CMOS单元配置到第一和第二TIA中。每个CMOS单元可包括深n型阱区。可使用多个CMOS单元配置第二TIA，从而相对于施加至多个第二CMOS单元的每个的深n阱的电压，第二输入端子可操作在任何正电压电平下。

相关申请的交叉引用

出于所有目的，本申请要求以下临时申请的优先权并且通过引用结合以下临时申请：于2013年9月25日提交的美国临时申请61/882,576。

技术领域

本发明涉及TIA，并且更具体地，涉及用于光纤链路的差分CMOS TIA。

背景技术

CMOS技术通常用于设计实施光纤链路的通信系统。由于CMOS技术缩小为使电路和系统以更高的速度运行并且占用更小的芯片(管芯)面积，所以工作电源电压减小为更低的功率。在深亚微米CMOS工序中的传统FET晶体管具有非常低的击穿电压，结果，工作电源电压保持在大约1伏特。为了更好的光电流响应性(photo-current responsivity)，在28G和10G光学接收器中使用的光检测器(PD)在PD的阳极和阴极节点之间需要大于2伏特的偏置电压。这些限制对通信系统规模(scaling)和性能的连续改进提出了重大的挑战。

发明内容

本发明针对跨阻抗放大器(TIA)装置以及在单个集成电路(IC)芯片装置上配置的系统。更具体地，本发明的各种实施方式提供了一种自偏置(self-biased)跨阻抗放大器(TIA)装置。

未来的1THz和400GHz光纤链路具有多个信道，这些信道在高速深亚微米CMOS技术中实现的单个硅芯片上具有28G和10G光学接收器(Rx)。由于CMOS技术缩小为使电路和系统以更高的速度运行并且占用更小的芯片(管芯)面积，所以工作电源电压减小为更低的功率。在深亚微米CMOS工序中的传统FET晶体管具有非常低的击穿电压，结果，工作电源电压保持在大约1伏特。为了更好的光电流响应性，在28G和10G光学接收器中使用的光检测器(PD)在PD的阳极和阴极节点之间需要大于2伏特的偏置电压。

在实施方式中，本发明提供了跨阻抗放大器(TIA)装置或者设置在单个集成电路(IC)芯片装置上的系统。该装置或系统包括耦接至差分TIA(在其之后是电平移位(levelshifting)/差分放大器(LS/DA))的光电二极管。差分TIA包括第一TIA和第二TIA。第一TIA可包括第一输入端子和第一输出端子。同样，第二TIA可包括第二输入端子和第二输出端子。光电二极管耦接在第一输入端子与第二输入端子之间。LS/DA可耦接至第一输出端子和第二输出端子。

在实施方式中，本发明提供了自偏置差分TIA装置。TIA装置包括半导体衬底，半导体衬底包括多个CMOS单元。可使用28nm的加工技术(process technology)配置这些CMOS单元。每个CMOS单元可包括深n型阱区。可使用多个第一CMOS单元来配置第一TIA，同时可使用多个第二CMOS单元来配置第二TIA，从而相对于至多个第二CMOS单元的每一个的深n阱的施加电压，第二输入端子可操作在任何正电压电平下。

使用深n阱区，差分TIA可利用在TIA输入处的可定制的偏置电压自偏置。可使用任何正电压电平(2V、3V、5V等)，只要跨接TIA具有1V并且在第一TIA与第二TIA的输入之间具有至少2-5V的差分电压。光电二极管的特征可在于范围从约0.6到约0.9安培/瓦的响应值。