[发明专利]像素电路、阵列基板及显示装置

权利要求书

1.一种像素电路，用于驱动发光元件，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、驱动晶体管、第一电容和第二电容；其中，

所述第一晶体管的栅极连接至第一驱动信号，所述第一晶体管的第一电极连接至电源信号，所述第一晶体管的第二电极连接至所述驱动晶体管的源极；

所述第二晶体管的栅极连接至第二驱动信号，所述第二晶体管的第一电极连接至所述驱动晶体管的源极，所述第二晶体管的第二电极连接至所述第一电容的第一极板和第二电容的第二极板,且所述第二电容用于保持所述第一电容的存储电压不变；

所述第三晶体管的栅极连接至第三驱动信号，所述第三晶体管的第一电极连接至所述第一电容的第二极板和驱动晶体管的栅极，所述第三晶体管的第二电极连接至参考电压信号；

所述第四晶体管的栅极连接至第四驱动信号，所述第四晶体管的第一电极连接至所述驱动晶体管的漏极，所述第四晶体管的第二电极连接至所述参考电压信号；

所述第五晶体管的栅极连接至第五驱动信号，所述第五晶体管的第二电极连接至所述第一电容的第一极板和第二电容的第二极板，所述第五晶体管的第一电极连接至数据信号；

所述第六晶体管的栅极连接至第六驱动信号，所述第六晶体管的第一电极连接至所述驱动晶体管的漏极，所述第六晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至阴极电位；

其中，所述像素电路驱动分为检测阈值电压阶段、写入数据信号阶段和发光阶段三个阶段，其中，

在所述检测阈值电压阶段，驱动所述第一晶体管和第六晶体管均先导通后截止，同时驱动所述第二晶体管、第三晶体管和第四晶体管导通，以及，驱动所述第五晶体管截止；或者，

驱动所述第一晶体管先导通后截止，同时驱动所述第二晶体管、第三晶体管和第四晶体管导通，以及，驱动所述第五晶体管和第六晶体管截止；

在所述写入数据信号阶段，驱动所述第五晶体管导通，同时驱动所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第六晶体管均截止；

在所述发光阶段，驱动所述第一晶体管和第六晶体管导通，同时驱动所述第二晶体管、第三晶体管、第四晶体管和第五晶体管截止。

2.根据权利要求1所述的像素电路，其特征在于，所述第二电容的第一极板连接至所述电源信号。

3.根据权利要求1所述的像素电路，其特征在于，所述第二电容的第一极板连接至所述参考电压信号。

4.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和驱动晶体管均为P型晶体管。

5.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管为N型晶体管，所述驱动晶体管为P型晶体管。

6.根据权利要求1所述的像素电路，其特征在于，所述第二驱动信号、第三驱动信号和第四驱动信号相同。

7.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和驱动晶体管均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。

8.一种阵列基板，其特征在于，所述阵列基板包括权利要求1～7任意一项所述的像素电路。

9.一种显示装置，其特征在于，所述显示装置包括权利要求8所述的阵列基板。