[发明专利]分栅快闪存储器浮栅尖端的制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种分栅快闪存储器浮栅尖端的制造方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

请参考图1，图1为制备分栅快闪存储器浮栅时的剖面示意图，包括：衬底10、形成在衬底10上的耦合氧化层11、形成在耦合氧化层11上的浮栅层20，形成在浮栅层20上的侧墙30以及形成在侧墙30之间的源线(Source Poly)。通常工艺下，浮栅层20的表面会形成浮栅氮化硅层(图未示出)，在形成浮栅时，需要先刻蚀去除浮栅氮化硅层，再进行清洗工艺，然后再对浮栅层20进行刻蚀，以形成浮栅尖端，然后再沉积形成隧穿氧化层，接着再形成字线(Word Line)。

在刻蚀去除浮栅氮化硅层之后，浮栅层20会暴露在空气中，浮栅层20会与空气中的氧发生反应，形成一层氧化层21，暴露的时间越久，形成的氧化层21的厚度越厚。为了去除氧化层21，以便对浮栅层20进行正常的刻蚀，形成性能良好的浮栅，通常会在对浮栅层20进行刻蚀工艺中添加一步去氧化层工艺(也称击穿工艺，Break Though)，将位于浮栅层20表面的氧化层21去除掉，再对浮栅层20进行刻蚀。但是由于Break Though工艺去除氧化层21的能力固定，因此，当浮栅层20暴露在空气中时间越久，形成较厚的氧化层21时，便会出现在去氧化层工艺之后，氧化层21依然还有残留的现象。

若氧化层21残留厚度较厚，导致浮栅层20在刻蚀形成浮栅时会使浮栅存在浮脚(FG footing)，如图2中虚线框所示，或者导致浮栅层20在刻蚀形成浮栅时形成较高的尖端，如图3虚线框所示。上述两种情况均会导致浮栅与后续形成的字线之间的耦合电容，从而增大了闪存单元总的耦合电容，最终导致在编程过程中，源线耦合到浮栅上的电压减小，热电子到达浮栅的几率变小，致使编程失效。

为了解决上述问题，现有技术中严格控制浮栅层20暴露在空气中的时间，例如，在刻蚀去除浮栅氮化硅层和进行清洗工艺之间的排队时间(Q-Time)严格控制在16个小时以内，在清洗工艺和对浮栅层20进行刻蚀之间的排队时间严格控制在20个小时以内，在形成浮栅和隧穿氧化层之间的排队时间严格控制在36个小时以内。从而确保浮栅层20暴露在空气中的时间不会过长，进而保证后续的Break Though工艺能够完全去除氧化层21，使形成的闪存性能得到保证。

然而，通过严格控制排队时间一方面会给制造人员增加极大的工作负荷，另一方面人为控制排队时间也不可能保证每个产品的等待时间均是一致，此外，若设备机台出现问题，则排队时间无法控制，依然会对产品的良率造成影响。

发明内容

本发明的目的在于提供一种分栅快闪存储器浮栅尖端的制造方法，使浮栅的形成可以不受暴露在空气中时间的影响，确保形成稳定的浮栅尖端，保证闪存性能的良好。

为了实现上述目的，本发明提出了一种分栅快闪存储器浮栅尖端的制造方法，包括步骤：

提供基片，所述基片上依次形成有耦合氧化层、浮栅层及浮栅氮化硅层，所述浮栅层设有沟槽，所述沟槽两内侧形成有侧墙，所述侧墙之间形成有与所述基片相连的源线；

刻蚀去除所述浮栅氮化硅层，暴露出所述浮栅层；

采用清洗工艺对所述浮栅层进行清洗处理；

对所述浮栅层的表面进行氧化处理，形成保护氧化层；

采用浮栅刻蚀工艺对所述浮栅层进行刻蚀形成浮栅尖端，所述浮栅刻蚀工艺包括去氧化层工艺，所述去氧化层工艺的反应时间与所述保护氧化层的厚度相对应以确保将所述保护氧化层蚀刻完全。

进一步的，所述氧化处理采用氧气对所述浮栅层进行处理，所述氧气的流量范围是1000sccm～5000sccm。

进一步的，所述氧化处理的压强范围是500mTorr～3000mTorr。

进一步的，所述氧化处理的温度范围是50℃～300℃。

进一步的，所述氧化处理的反应时间范围是20s～10min。

进一步的，在对所述浮栅层进行刻蚀形成浮栅之后，还包括步骤：

进行隧穿氧化层沉积前的清洗工艺；

进行隧穿氧化层的沉积。