[发明专利]存储器阵列

权利要求书

1.一种存储器阵列，其特征在于：该存储器阵列包括多个基本单元阵、字线组及位线组，每个基本单元阵包括2×2个存储单元对，字线组包括字线WL<m>、第一控制栅线CG<m>，位线组包括位线BL0<m>、BL1<m>和选择信号线S<m>，该多个基本单元阵在列行方向依次由该位线组和字线组级联，其形成的各列纵向单元阵和其他列单元阵没有关联，字节选择控制模块通过选中或者不选中每个字节的字线WL，来实现字节的选择；

其中，对每一个基本单元阵的各存储单元对，该第一控制栅线CG<m>连接其第一控制栅极和第二控制栅极，该字线WL<m>连接字线控制栅极；

定义各存储单元对的源漏极的上端为漏极，定义各存储单元对的源漏极的下端为源极，对该存储器阵列的奇数行奇数列存储单元对，位线BL0<n>连接其漏极，选择信号线S<n>连接其源极，对奇数行偶数列存储单元对，位线BL1<n>连接其漏极，选择信号线S<n>连接其源极，对偶数行奇数列存储单元对，位线BL0<n>连接其源极，位线选择信号线S<n>连接其漏极，对偶数行偶数列存储单元对，位线BL1<n>连接其源极，选择信号线S<n>连接其漏极。

2.如权利要求1所述的存储器阵列，其特征在于：在该存储器阵列的行方向上，每一行的存储单元对的第一控制栅极、字线控制栅极分别连接在一起。

3.如权利要求2所述的存储器阵列，其特征在于：在该存储器阵列的列方向上，奇数列和偶数列分组排列，依次每两列一组，第m行第k组的第2k-1列的漏极接位线BL0<k>，第m行第k组的第2k列的漏极接位线BL1<k>，第m行第k组的第2k-1列和第2k列的源极均接选择信号线S<k>，而第m+1行第k组的第2k-1列的源极接位线BL0<k>，第m+1行第k组的第2k列的源极接位线BL1<k>，第m+1行第k组的第2k-1列和第2k列的漏极均接选择信号线S<k>，每组关于选择信号线对称排列，相邻存储单元组之间没有关联。

4.如权利要求1所述的存储器阵列，其特征在于：列方向的位线、选择信号线为第二层金属层走线，行方向的字线、第一控制栅线为第一层金属层走线。