[发明专利]射频横向双扩散场效应晶体管制作方法有效
申请号: | 201410468749.9 | 申请日: | 2014-09-15 |
公开(公告)号: | CN104282763B | 公开(公告)日: | 2017-06-06 |
发明(设计)人: | 李娟娟;钱文生 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 上海浦一知识产权代理有限公司31211 | 代理人: | 王江富 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 射频 横向 扩散 场效应 晶体管 及其 制作方法 | ||
技术领域
本发明涉及半导体技术,特别涉及一种射频横向双扩散场效应晶体管及其制作方法。
背景技术
随着3G时代的到来,通讯领域越来越多的要求更大功率的RF器件的开发。射频横向双扩散场效应晶体管(RFLDMOS),由于其具有非常高的输出功率,早在上世纪90年代就已经被广泛应用于手提式无线基站功率放大中,其应用频率为900MHz到3.8GHz。RFLDMOS与传统的硅基双极晶体管相比,具有更好的线性度,更高的功率和增益。如今,RFLDMOS比双极管,以及GaAs器件更受欢迎。
目前RFLDMOS的结构如图一所示,这种结构在漏端有轻掺杂的漂移区(LDD),从而使其具有较大的击穿电压(BV),同时由于其漂移区浓度较淡,使其具有较大的导通电阻(Rdson)。法拉第屏蔽层的作用是降低反馈的栅漏电容(Cgd),同时由于其在应用中处于零电位,可以起到场版的作用,降低表面电场,从而增大器件的击穿电压,并且能够起到抑制热载流子注入的作用。在RFLDMOS的设计中,其输出电容决定着器件的频率特性,在高频应用中要求更低的输出电容,导通电阻(Rdson)和饱和电流(Idsat)决定了器件的电流驱动能力,导通电阻(Rdson)应越小越好,而饱和电流(Idsat)应越大越好,鲁棒性(Ruggedness)能力决定着产品使用寿命。
射频横向双扩散场效应晶体管在高频应用中,为了更进一步降低器件的输出电容(Coss),通常将射频横向双扩散场效应晶体管的法拉第屏蔽金属层下方氧化层加厚,但是这样会影响到器件的热载流子注入能力(HCI)特性以及鲁棒性,从而影响到器件的使用寿命。
发明内容
本发明要解决的技术问题是提供一种射频横向双扩散场效应晶体管及其制作方法,在厚法拉第屏蔽氧化层的条件下,能减小输出电容(Coss),改善器件的热载流子注入能力(HCI)特性和鲁棒性(Ruggedness),并且工艺简单。
为解决上述技术问题,本发明提供的射频横向双扩散场效应晶体管的制作方法,包括以下步骤:
一.在P型衬底上生长P型外延层,P型外延层的掺杂浓度比P型衬底低;
二.在P型外延层上面热氧化生长一氧化层,然后淀积一层多晶硅,在硅片中部光刻刻蚀出多晶硅栅;
三.保留多晶硅栅上面的光刻胶,进行第一次N型离子注入,第一次N型离子注入是自对准垂直注入;
四.保留多晶硅栅上面的光刻胶,进行第二次N型离子注入,第二次N型离子注入是自对准斜角注入,第二次N型离子注入深度比第一次N型离子注入深度浅;
五.通过光刻板定义第三次N型离子注入区域,第三次N型离子注入区域,为离开多晶硅栅右侧一定距离的P型外延层;在第三次N型离子注入区域注入N型离子,第三次N型离子注入深度大于等于第一次及第二次N型离子注入深度,剂量小于等于第一次及第二次N型离子注入的总剂量;
六.通过模板定义P阱区域,在多晶硅栅左侧的P型外延层中进行P型离子注入,然后高温推进形成P阱;
七.通过光刻版,在多晶硅栅左侧P阱上定义出源端N+区域,在第三次N型离子注入区域右端定义出漏端N+区域,在源端N+区域左侧P阱上定义出衬底端P+区域,在源端N+区域、漏端N+区域注入N型杂质;在衬底端P+区域注入P型杂质;
八.去除光刻胶,在硅片上淀积一层介质层;
九.在介质层上淀积一金属层,通过模板定义,刻蚀形成法拉第屏蔽层,法拉第屏蔽层的下部为法拉第屏蔽介质层,上部为法拉第屏蔽金属层,法拉第屏蔽层的左部在多晶硅栅右部的上方,法拉第屏蔽金属层的右端在第三次N型离子注入区域左部上方;法拉第屏蔽层的左部高于右部;
十.通过模板,在衬底端P+区域定义出多晶硅塞或者金属塞的位置和大小,刻蚀至P型衬底,淀积多晶硅或者金属,形成多晶硅或者金属塞。
该射频横向双扩散场效应晶体管的制作方法制作的射频横向双扩散场效应晶体管,P型衬底上生长P型外延层,P型外延层中部上方依次形成有栅氧及多晶硅栅;
在多晶硅栅左下的P型外延层中形成P阱,在多晶硅栅右下的P型外延层中形成N型漂移区;
所述N型漂移区,从左到右分为低深度区、中深度区、高深度区,低深度区位于多晶硅栅右部下方,高深度区离开多晶硅栅右端一段距离;
多晶硅栅右部及N型漂移区左部上方形成法拉第屏蔽氧化层与法拉第屏蔽金属层;
在邻接多晶硅栅左侧的P阱形成源端重N型区;
在N型漂移区右端上形成漏端重N型区;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410468749.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种指纹识别相机包
- 下一篇:不易滑落、有卡通图案的耐高温包
- 同类专利
- 专利分类