[发明专利]一种快速锁定的全数字锁相环及实现方法

权利要求书

1.一种快速锁定的全数字锁相环，其特征在于，所述锁相环在一个周期内达到锁定状态；包括鉴相器、相位误差计数器、分频器、脉冲控制器和除N计数器，所述鉴相器将输入频率f_i和比较频率f_com进行鉴相，将产生的误差信号v_o输入给所述相位误差计数器；所述相位误差计数器对误差信号v_o进行计数，产生计数值N_x输入给所述脉冲控制器；所述分频器对外部时钟2Nf_c进行二分频，产生频率相同、相位相差180°的两路频率信号f₁和f₂也输入给所述脉冲控制器；所述脉冲控制器根据计数值N_x，对频率信号f₁、f₂、2Nf_c进行选择性输出，将产生的倍频信号f_mul输入给所述除N计数器；所述除N计数器对脉冲控制器输出的倍频信号f_mul进行N倍分频，产生与输入频率f_i频率相同、相位一致的比较频率f_com；所述外部时钟2Nf_c中的N为除N计数器的分频数，f_c为环路中心频率，且f_c≈f_i，

2.一种如权利要求1所述的快速锁定的全数字锁相环的实现方法，其特征在于，通过持续插入外部时钟脉冲来改变比较频率的相位大小，包括以下步骤：

1)通过鉴相器对输入频率f_i和比较频率f_com进行鉴相，产生误差信号v_o；

2)再通过相位误差计数器对误差信号v_o进行计数，产生计数值N_x；

3)通过分频器对外部时钟2Nf_c进行二分频，产生频率相同、相位相差180°的两路频率信号f₁和f₂；

4)脉冲控制器根据计数值N_x的大小和奇偶性，对频率信号f₁、f₂、2Nf_c选择性输出，控制脉冲控制器输出的倍频信号f_mul的输出状态，改变倍频信号f_mul的频率大小，从而使分频后比较频率f_com的相位与输入频率f_i一致；

5)除N计数器对脉冲控制器输出的倍频信号f_mul进行N倍分频，产生与输入频率f_i频率相同、相位一致的比较频率f_com；

所述外部时钟2Nf_c中的N为环路中除N计数器的分频数，f_c为环路中心频率，且f_c≈f_i，

3.根据权利要求2所述的快速锁定的全数字锁相环的实现方法，其特征在于，对输入频率和比较频率进行鉴相；所述步骤1)中，使用边沿触发鉴相器对输入频率f_i与比较频率f_com进行鉴相，产生误差信号v_o；所述误差信号v_o为上升沿触发信号，在输入频率f_i与比较频率f_com的上升沿进行触发，即当输入频率f_i为上升沿时置位、比较频率f_com为上升沿时复位，否则其输出状态保持不变。

4.根据权利要求3所述的快速锁定的全数字锁相环的实现方法，其特征在于，对输入频率和比较频率的相位差进行量化；所述步骤2)中，通过外部时钟2Nf_c对误差信号v_o的置位电平进行计数，得到计数值N_x，其范围为0≤N_x<2N，即当环路处于锁定状态时，计数值N_x＝0，当环路失锁时，计数值N_x为一个不超过相位误差容值2N的正整数；并且通过计数值N_x，可得输入频率与比较频率的相位差为πN_x/N。