[发明专利]一种便于主板VR Debug测试的设计方法

说明书

技术领域

本发明涉及服务器供电领域，涉及一种便于主板VR Debug测试的设计方法，提高主板VR Debug测试的准确性和Debug效率。 

背景技术

在当前服务器主板上，包含CPU、内存、南桥单元、网络单元、BMC单元、SAS控制器等功能模块。这些功能单元在主板系统中，通过供电网络、信号线、数据线、控制线，组成一个有机整体，每个功能单元都需要有相应的供电电压来维持其正常稳定的工作。正确稳定的供电，是保证主板各个功能单元稳定工作的前提条件。但在实际主板的VR之间，一般都是相互关联影响的。

比如：主板上的BMC单元所需的P3V3_STBY是由PSU的P5V_STBY转出，南桥芯片所需要的1.1V待机供电电压，是由P3V3_STBY转出来。在主板上针对VR:P3V3_STBY进行拉载量测时（比如，拉载3A负载电流，此时，BMC也在吃P3V3_STBY），实际针对VR:P3V3_STBY的拉载电流=3A+BMC所吃的电流。这样就造成VR实际量测的偏差。因此，在主板VR的设计之初，需要将VR测试的便利性和准确性考虑进来，以提升VR测试的效率和精度。

发明内容

为确保VR设计的准确性，提升VR测试的效率，本文提出一种便于主板VR Debug测试的设计方法。

本发明提出一种便于主板VR Debug测试的设计方法。主要思想是： 通过在VR的输入端电流路径上串联sense电阻，在输出端电流路径上预留GAP（即：将PCB上电流路径切断，在切断的电流路径两端裸露出铜箔），来提高主板VR Debug测试的准确性和Debug效率。

在VR输入端的电流路径上，串联sense电阻，可以量测sense电阻两端的电压来确定VR的输入电流，便于VR转换效率的量测，提高效率量测的准确性；在VR输出端的电流路径上，预留GAP，保证在VR拉载测试时，不受下一级VR的影响（即：VR的输出，作为下一级VR的输入），提高VR拉载测试的准确性。

在主板Debug时，只需将CAP用焊锡连起来即可实现通电，保证主板VR在debug时，逐个VR确认，最终完成所有VR的功能确认，防止Debug时，因某组VR存在设计问题，造成线路烧坏的风险。

1）、在量测VR转换效率时：

在GAP的左边焊接负载线，用电子负载拉载电流Io，对应的输入端电流，可通过精密万用表量测sense电阻（阻值为：Rsense）两端电压：Vsense；则，VR输入电流：

Isense=Vsense/Rsense

即可方便准确的量测出该负载条件下，VR的转换效率。

2）、在量测VR在满载或中载、轻载条件下，电压的ripple：

在GAP的左边焊接负载线，用电子负载拉载电流Io，将示波器信号探头接在GAP铜箔附近，即可准确地量测出：负载电流为Io条件下，电压的ripple。

同时，在主板Debug时，只需将GAP用焊锡连起来即可实现通电。保证主板VR在debug时，逐个VR确认，最终完成所有VR的功能确认，防止Debug时，出现线路烧坏的风险。

为通常服务器主板上，各功能单元VR的布局情况。在主板EVT开机Debug过程中，在设计之初，将每组VR的输入端串联sense电阻，在VR输出电流路径上，预留出GAP。按照主板的上电时序，来对主板上的VR逐个进行Debug，每调通一组VR，将该组VR输出端的GAP用焊锡连上，再进行下一级VR的Debug，直至完成主板所有VR的Debug，实现开机。

附图说明

图1是单组VR的电流路径示意图。

图2是通常服务器主板上各功能单元VR的布局情况图。

具体实施方式

下面根据附图对本发明作进一步说明。

在图1中，输入端电流路径上串联一颗sense电阻，经VR转换后，输出电压，在输出电流路径上预留GAP（图1右边方框标识位置）。

如图2所示：为通常服务器主板上，各功能单元VR的布局情况。在主板EVT开机Debug过程中，在设计之初，将每组VR的输入端串联sense电阻，在VR输出电流路径上，预留出GAP。按照主板的上电时序，来对主板上的VR逐个进行Debug，每调通一组VR，将该组VR输出端的GAP用焊锡连上，再进行下一级VR的Debug，直至完成主板所有VR的Debug，实现开机。

为清楚的说明该设计方法的实现情况，以下是本文设计方法的实现及应用步骤。具体如下：