[发明专利]一种芯壳型纳米线三维NAND闪存器件及其制备方法

说明书

技术领域

本发明属于微电子存储器件技术领域，更具体地，涉及一种由芯壳型纳米线组成的三维半导体闪存存储器件阵列及其制备方法。

背景技术

虽然20nm(或者更小)多晶硅浮栅非易失性存储阵列有着完善的制造技术，但为了进一步提高集成度、增大存储密度，往往需要继续减小平面存储阵列的特征尺寸(即浮栅晶体管栅极长度)，这对制备工艺(如光刻、沉积技术等)提出了更高的要求，现有的制作工艺难以支持平面存储阵列特征尺寸的继续减小。另一方面，进一步减小的特征尺寸也会使得存储器件中出现临近单元的相互串扰、浮栅存储电子数目过少等问题，影响存储器件的实际应用。三维垂直堆叠存储器件被视为是继续提高存储器件存储密度的有利途径之一。

三维垂直NAND(即与非型)存储串在2001年被首次公开(“Novel Ultra High Density Memory with a Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”,IEDM Proc.(2001)33-36)，但是这种三维NAND存储串的有源区是通过包括重复形成侧墙隔离层和刻蚀衬底等工艺来制备的，对操作的要求严格、耗时且生长难度大，成本高。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种三维半导体闪存器件及其制备方法，旨在解决现有三维NAND存储串制备工艺复杂、成本高的问题。

为实现上述目的，本发明提供了一种芯壳型纳米线三维NAND闪存器件，其自下而上包括半导体衬底、共源平面、多个NAND串、与所述多个NAND串一一对应的多个漏极电极、位线，所述的NAND串均垂直地延伸至共源平面，NAND串之间通过堆叠的字线电极连接，所述的NAND串为芯壳型纳米线结构；所述各漏极电极连接NAND串与位线。

作为本发明的进一步优选，所述的NAND串芯壳型纳米线至少包含4层材料。

作为本发明的进一步优选，所述NAND串芯壳型纳米线由中心向外依次为半导体沟道、沟道绝缘层、电荷存储层和栅极绝缘层，所述半导体沟道为纳米线结构；所述沟道绝缘层、电荷存储层和栅极绝缘层均为纳米管结构，依次覆盖在半导体沟道纳米线结构外，形成芯壳形纳米线结构。

作为本发明的进一步优选，所述NAND串通过字线电极连接，形成至少一个存储层；同一存储层由同一字线电极连接。

作为本发明的进一步优选，所述字线电极由字线电极层和字线绝缘层交替堆叠构成，所述字线电极层和字线绝缘层均与所述NAND串芯壳型纳米线的轴向垂直、与所述半导体衬底和共源平面平行，所述字线电极层将同一存储层的多个NAND串的栅极绝缘层连接起来，所述字线绝缘层直接与共源平面连接。

作为本发明的进一步优选，所述位线为长方体结构，与所述NAND串芯壳型纳米线的轴向垂直、与所述半导体衬底和共源平面平行，连接不同存储层。

通过本发明所构思的以上技术方案，与现有技术相比，由于采用芯壳型纳米线结构，制备工艺简单，无需重复形成侧墙隔离层和刻蚀衬底，能够取得简化制备工艺、降低成本的有益效果。

本发明的另一目的在于提供一种三维半导体闪存器件的制备方法，旨在解决现有三维NAND存储串制备工艺复杂、成本高的问题。

为实现上述目的，本发明提供了一种制备芯壳型纳米线三维NAND闪存器件的方法，其特征在于，包括以下步骤：

(1)在半导体衬底上沉积一层共源平面；接着，在所述共源平面上通过溅射镀膜沉积一层铝；然后，通过阳极氧化法在所述铝层上制备多孔氧化铝模板；并使所述多孔氧化铝模板内的通孔直接与共源平面连通；

(2)在所述多孔氧化铝模板的通孔内沉积纳米线，然后在纳米线上方通过溅射镀膜沉积漏极电极；

(3)除掉所述多孔氧化铝模板；接着沉积芯壳型纳米线；然后再沉积字线电极、位线；

在此过程中，步骤(2)中所述沉积的纳米线为半导体沟道，步骤(3)中所述的沉积芯壳型纳米线是在所述纳米线表面依次形成沟道绝缘层、电荷存储层和栅极绝缘层。

作为本发明的进一步优选，所述字线电极由字线电极层和字线绝缘层交替堆叠构成。

作为本发明的进一步优选，所述步骤(1)通过阳极氧化法在铝层制备多孔氧化铝模板是在草酸溶液里、以所述衬底为阳极、以石墨为阴极分两步进行的。

通过本发明所构思的以上技术方案，与现有技术相比，由于采用简化的方法制备芯壳型纳米线结构，能够取得简化制备工艺、降低成本的有益效果。

附图说明