[发明专利]多层场效应晶体管及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种多层场效应晶体管及其制造方法。

背景技术

半导体技术随着摩尔定律而迅速发展，集成电路上的晶体管数量在不断增加。因此需要将半导体器件的特征尺寸持续减小，才能够增加晶体管的集成度。

通常，集成电路均是先通过前段(FEOL)工艺形成半导体器件之后，再通过后段(BEOL)工艺形成互连结构与半导体器件相连，并引出，从而获得相应的集成电路。

现有技术中，所有的半导体器件通常排布在同一平面，例如所有的栅极均是采用同一工艺形成，并且均处于同一平面，之后再堆叠形成介质层及互连结构。为了提高集成度，通常只是降低半导体器件的特征尺寸，减少半导体器件所占用的平面面积，尽管减少半导体特征尺寸能够在一定程度内提高集成度，然而，半导体特征尺寸也不能够无限减小。此外，半导体尺寸的减小对于工艺挑战也越来越大，带来的制造成本越来越高，并不利量产。因此，如何在不增加工艺难度的情况下，提高半导体器件的集成度是本领域技术人员急需解决的技术问题。

发明内容

本发明的目的在于提供一种多层场效应晶体管及其制造方法，使得场效应晶体管能够形成多层，从而在不增加工艺难度的情况下，提高集成度。

为解决上述技术问题，本发明的实施方式提供了一种多层场效应晶体管，包括：N个依次堆叠的场效应晶体管，第N-1个场效应晶体管和第N个场效应晶体管之间由第M-1层介质层隔离开，在所述第N个场效应晶体管上形成有第M层介质层，其中，N、M均为大于或等于2的整数。

本发明实施方式相对于现有技术而言，将N个场效应晶体管采用上下堆叠的方式形成，能够在不增加芯片表面积的情况下，提高集成电路场效应晶体管的集成度，符合半导体技术发展的趋势，能够对量产起着较为重要的推动作用。

进一步的，在本发明所述的多层场效应晶体管中，还包括多个通孔连线，所有场效应晶体管的源漏区均通过所述通孔连线引出至所述第M层介质层的表面。

进一步的，在本发明所述的多层场效应晶体管中，N个依次堆叠的场效应晶体管为PN结型MOS场效应晶体管、肖特基场效应晶体管或无结型MOS场效应晶体管中的一种或多种堆叠而成。

另外，形成的多层场效应晶体管可以根据不同的工艺需要形成不同的场效应晶体管，可以采用一种场效应晶体管堆叠而成或多种场效应晶体管堆叠而成，以满足不同集成电路的需要，其中，无结型MOS场效应晶体管具有关态漏电小，有效克服短沟道效应等优点，肖特基场效应晶体管具有较小的接触电阻，能够增加驱动电流，提高器件反应速度。

本发明的实施方式还提供了一种多层场效应晶体管制造方法，包括以下步骤：

步骤S1：提供半导体衬底，在所述半导体衬底上形成第一个场效应晶体管；

步骤S2：在所述半导体衬底和第一个场效应晶体管的表面形成第一层介质层；

步骤S3：在所述第一层介质层的表面形成第二个场效应晶体管；

步骤S4：在所述第一层介质层及第二个场效应晶体管上形成第二层介质层；

步骤S5：依次循环，直至在第M-1层介质层上形成第N个场效应晶体管，并在第M-1层介质层及第N个场效应晶体管上形成第M层介质层。

进一步的，在所述的多层场效应晶体管制造方法中，在第M-1层介质层上形成第N个场效应晶体管包括如下步骤：

在所述第M-1层介质层上形成第N-1层半导体薄膜；

刻蚀所述第N-1层半导体薄膜，暴露出位于所述第N-1个场效应晶体管的源漏区上的第M-1层介质层；

在所述第N-1层半导体薄膜上形成第N个场效应晶体管。

进一步的，在所述的多层场效应晶体管制造方法中，在第M层介质层之后，还包括步骤：

依次刻蚀第M层介质层至第一层介质层，形成多个通孔，所述通孔分别暴露出所述第一个场效应晶体管至第N个场效应晶体管的源漏区；

在所述通孔中形成通孔连线，所述通孔连线与暴露出的第一个场效应晶体管至第N个场效应晶体管的源漏区相连。

本发明实施方式相对于现有技术而言，先形成第一个场效应晶体管，再形成第一层介质层，接着在第二层介质层上形成第一层半导体薄膜，在第一层半导体薄膜上第二个场效应晶体管位于第一个场效应晶体管之上，再形成第二层介质层覆盖第二个场效应晶体管，依次循环，直至形成第N个场效应晶体管和覆盖其之上的第M层介质层，接着刻蚀介质层，形成暴露出所有场效应晶体管的源漏区的通孔，再形成通孔连线，将所有场效应晶体管的源漏区引出，从而可以获得集成度较高的集成电路。